文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持.
淮阴师范学院物理与电子电气工程学院
实训报告
学生姓名 班 级 专 业 题 目
学 号
08级06班 电子信息工程 数字钟的设计与制作
（姓名） （职称） 指导教师
2010 年 1月
1
0文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持.
文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持.
一、设计指标
1. 显示时、分、秒。 2. 以24小时制为一周期。
3. 具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可
以手动输入或借用电路中的时钟。
4. 为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号
二、设计方框图
数字钟的构成
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。
三、元器件介绍
1. 74LS00 与非(图2) 图2
输入 输出 2. 74LS00 与门（图3）
图3 74LS00管脚图
3.74LS390（图4），十进制加数器
图4 图5 74LS51管脚图
74LS390
管
脚
4.74LS51（图5） 5.CD4060（图6） 6.74LS74 (图7) 7.74LS47 (图8)，译码器
A B Y 输入 输出 0 0 1 A B Y 图 0 1 1 0 0 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 图6 CD4060管脚图 图7 74LS74管脚图
图8 74LS47管脚图 三、设计原理
1、各功能模块电路的设计（用Multisim仿真） （1）晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保
证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输
0文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持.
文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持.
出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
图（b）CMOS 晶体振荡器
4060构成脉冲发生及分频电路仿真图
(2)时间记数电路
一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。
秒个位计数单元为１０进制计数器，无需进
制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ（下降沿有效）与１ＨZ秒输入信号相连，ＱD可作为向上的进位信号与十位计数单元的ＣＰＡ相连。
秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的电路连接方法如图 ２.４所示，其中ＱC可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。
十进制-六进制转换电路
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，
只不过分个位计数单元的ＱD作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的ＱC作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数
单元应为24进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。利用１片７４ＨＣ３９０实现24进制计数功能的电路如图（d）所示。
（d）二十四进制电路
另外，图（d）所示电路中，尚余－２进制计数单元，正好可作为分频器２ＨZ
输出信号转化为１ＨZ信号之用。 74LS390构成60进制计数器仿真图 74LS390构成24进制计数器仿真图
（3）校时电路
数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实
1文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持.
数字钟实验报告
