. ... .
ESD和集成电路的ESD保护
Part 1、ESD的事实存在
什么是ESD?
ESD的全名是Electrostatics Discharge（静电放电）
从物理上来讲，产生静电释放的原因有摩擦、感应、剥离，产生静电放电的机制是因为物质失去了或者得到了电子从而使本身带上正电或者负电。
从表象来看，产生静电放电是因为两个电位不相同的物体间的电荷转移现象，而且不一定要伴随着有电弧或者火花的产生。
此外，大电流（安培级）和瞬间（纳秒级）的挤压也可以引起静电的释放，此类有如压电陶瓷。
自然界中的ESD现象：
雷击、冬天脱毛衣时会有啪啪的声音、在地毯上走动或者从椅子上站起来后，碰触导体（例如金属门把）。
人体可感受到的静电电压约为3.5KV，而且通常在湿度比较低的时候容易感受到静电的存在和影响。从下表我们可以看出湿度对静电产生和产生的程度有什么影响。
产生方式 10%R.H. 走过地毯 35KV 产生静电的电压 40%R.H. 15KV 55%R.H. 7.5KV .. wd ..
. ... .
走过乙烯制地板 生产线上的工人 陶瓷插进塑料管 陶瓷插进乙烯托盘 撕开IC的泡沫塑料包装 IC被泡沫线捆绑于运输盒 12KV 6 KV 2 KV 11.5 KV 26 KV 21KV 5 KV 0.5 KV 0.7 KV 4 KV 20 KV 11 KV 3 KV 0.4KV 0.4 KV 2 KV 7 KV 5.5 KV Part 2、ESD对CMOS集成电路损害及测试
1、引言
集成电路工艺发展到深亚微米阶段,器件的物理尺寸日益减小,静电放电(Electrostatic Discharge,ESD)对集成电路的危害变得越来越显著 。因为随着关键尺寸的不断缩小，集成电路的功耗和发热也在不断地得到降低，但是也由于栅极能承受的最高电压在不断降低，所以集成电路被外界突发的ESD电压损坏的几率也在不断地提高。据统计,将近40%的集成电路失效是由静电放电引起的。因此,对集成电路进行ESD保护设计也变得尤为重要，因为ESD伤害来自生产、储存、运输各个方面，可谓时时有可能被伤害。
2、ESD模式及其测试方法
ESD模型常见的有三种:人体模型（HBM ，Human Body Model)、充电器件模型(CDM，Charge Device Model)和机器模型(MM，Machine Mode)，其中以人体模型最为通行。一般的商用芯片，要求能够通过2KV静电电压的HBM检测。对于HBM放电，其电流可在几百纳秒内达到几安培，足以损坏芯片内部的电路。
.. wd ..
. ... .
图1
人体模型(HBM)的现场模拟
图2 人体模型(HBM)的等效电路
图2 人体模型(HBM)的等效电路。人体的等效电阻为1.5kΩ。
进入芯片的静电可以通过任意一个引脚放电，测试时，任意两个引脚之间都应该进行放电测试，每次放电检测都有正负两种极性，所以对I/O引脚会进行以下六种测试：
1）PS模式(Pin-to-Vss正极性)：VSS接地，引脚施加正的ESD电压，对VSS放电，其余引脚悬空；
.. wd ..
. ... .
图3
2）NS模式(Pin-to-Vss负极性)：VSS接地，引脚施加负的ESD电压，对VSS放电，其余引脚悬空；
图4
3）PD模式(Pin-to-VDD正极性)：VDD接地，引脚施加正的ESD电压，对VDD放电，其余引脚悬空；
.. wd ..
. ... .
图5
4）ND模式(Pin-to-VDD负极性)：VDD接地，引脚施加负的ESD电压，对VDD放电，其余引脚悬空；
图6
5）引脚对引脚正向模式：引脚施加正的ESD电压，其余所有I／O引脚一起接地，VDD和VSS引脚悬空；
.. wd ..
ESD和集成电路的ESD保护
