基于 FPGA 与外部 SRAM 的大容量数据存储
1 引言 我们将针对 FPGA 中内部 BlockRAM 有限的缺点，提出了将 FPGA 与外部 SRAM 相结合来改进设计的方法，并给出了部分 VHDL 程序。 2 硬件设计
这里将主要讨论以 Xilinx 公司的 FPGA(XC2S600E-6fg456)和 ISSI 公司 的 SRAM(IS61LV25616AL)为主要器件来完成大容量数据存储的设计思路。 FPGA 即现场可编程门阵列,其结构与传统的门阵列相似,大量的可编程逻 辑块( CLB , Configurable Logic Block ) 在芯片中央按矩阵排列,芯片四周为可编 程输入/输出块( IOB , Input / Output Block),CLB 行列之间及 CLB 和 IOB 之间具 有可编程的互连资源(ICR,InterConnectResource)。CLB、IOB 和 ICR 都由分布 在芯片中的 SRAM 静态存储单元控制，SRAM 中的数据决定 FPGA 的功能,这 些数据可以在系统加电时自动或由命令控制从外部存储器装入。
在进行数据存储时，可直接将数据写入 FPGA 内部的 BlockRAM 中，在 一定程度上减少了 FPGA 的资源分配。但 FPGA 内部自带的 RAM 块毕竟是有 限的，当需进行大容量数据存储时这有限的 RAM 块是远远不能满足系统设计 要求的。此时，就需要将 FPGA 与外部 RAM 相结合完成大容量数据存储。具 体硬件电路如图一所示：
3 IS61LV25616AL 功能简介
IS61LV25616AL 是 Integrated Silicon Solution 公司(ISSI)的一款容量为 256K×16 的且引脚功能完全兼容的 4Mb 的异步 SRAM，可为 Xilinx 公司的 Spartan-2E 系列 FPGA 提供高性能、高消费比的外围存储。除了 256K×16 异步
SRAM 外，ISSI 还提供 128K×16、512K×16、256K×8、512K×8 和 1M×8 的异 步 SRAM。 IS61LV25616AL 引脚结构框图如图二所示：
3.1 主要特征 (1)工作电压：3.3 伏; (2)访问时间：10ns、12ns; (3)芯片容量：256K×16;
(4)封装形式：44 引脚 TSOPII 封装，也有 48 引脚 mBGA 和 44 引脚 SOJ 封装;
(5)采用 0.18μm 技术制造。 3.2 引脚功能
(1)A0～A17：18 位的地址输入线;
(2)IO0～IO15：16 位的三态数据输入输出线; (3)写控制线; (4)片选信号; (5)输出使能信号;
(6)低字节、高字节使能信号;
(3)～(6)的控制线均为低电平有效。tips:感谢大家的阅读，本文由我司收 集整编。仅供参阅！
基于FPGA与外部SRAM的大容量数据存储
