计算机专业基础综合计算机组成原理（存储器系统的层次结构）
-试卷2
(总分：56.00，做题时间：90分钟)
一、 单项选择题(总题数：23，分数：46.00)
1.单项选择题1-40小题。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。（分数：2.00） __________________________________________________________________________________________ 解析：
2.下列关于DRAM和SRAM的说法中，错误的是( )。 I．SRAM不是易失性存储器，而DRAM是易失性存储器 Ⅱ．DRAM比SRAM集成度更高，因此读写速度也更快 Ⅲ．主存只能由DRAM构成，而高速缓存只能由SRAM构成 Ⅳ．与SRAM相比，DRAM由于需要刷新，所以功耗较高 （分数：2.00） A.Ⅱ、Ⅲ和Ⅳ B.I、Ⅲ和Ⅳ C.I、Ⅱ和Ⅲ D.I、Ⅱ、Ⅲ和Ⅳ √
解析：解析：SRAM和DRAM都属于易失性存储器，掉电就会丢失，故I错误。SRAM的集成度虽然更低，但速度更快，因此通常用于高速缓存Cache，故Ⅱ错误。主存可以用SRAM实现，只是成本高，故Ⅲ错误。与SRAM相比，DRAM成本低、功耗低，但需要刷新，故Ⅳ错误。
3.某机字长32位，主存容量1 MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映射方式，则Cache地址长度为( )。 （分数：2.00） A.11位 √ B.13位 C.18位 D.20位
解析：解析：主存地址中除去主存字块标记的部分就是Cache地址，结构如下所示： 的格式如下图所示： 4+7=11位，选A。
4.在Cache和主存构成的两级存储体系中，Cache的存取时间是100 ns，主存的存取时间是1 000 ns。如果希望有效(平均)存取时间不超过Cache存取时间的15％，则Cache的命中率至少应为( )。 （分数：2.00） A.90％ B.98％ C.95％ D.99％ √
解析：解析：设Cache命中率为a，则(1000+100)(1-a)+100a≤115，解得a≥0．985，故至少为99％。 5.下列关于Cache写策略的论述中，错误的是( )。 （分数：2.00）
A.全写法(写直达法)充分保证Cache与主存的一致性 B.采用全写法时，不需要为Cache行设置“脏位／修改位”
C.写回法(回写法)降低了主存带宽需求(即减少了Cache与主存之间的通信量) D.多处理器系统通常采用写回法 √
7
而Cache地址
其中，块长512 B，主存按字(32位)编址，512 B／4 B=128=2 ，即块内字地
4
址7位；Cache共可存放16个块，采用直接映射方式，2 =16，即Cache字块地址4位。故Cache地址共
解析：解析：采用全写法时，主存-Cache数据始终一致，被替换的Cache行不必写回主存，所以不需要为Cache行设置“修改位”。对安全性、可靠性要求高，不允许有主存一Cache数据不一致现象发生的计算机系统，它的Cache必须采用全写法。
6.假定用若干个8K×8位的芯片组成一个32K×32位的存储器，则地址41FOH所在芯片的最大地址是( )。 （分数：2.00） A.0000H B.4FFFH C.5FFFH √ D.7FFFH
解析：解析：用8K×8位的芯片组成一个32K×32位的存储器，每行中所需芯片数为4，每列中所需芯片数为4，各行芯片的地址分配如下： 第一行(4个芯片并联)：0000H一1FFFH 第二行(4个芯片并联)：2000H一3FFFH 第三行(4个芯片并联)：4000H一5FFFH 第四行(4个芯片并联)：6000H一7FFFH 故，地址为41FOH所在芯片的最大地址即5FFFH。
7.某机器采用四体低位交叉存储器，现分别执行下述操作： (1)读取6个连续地址单元中存放的存储字，重复80次； (2)读取8个连续地址单元中存放的存储字，重复60次； 则(1)、(2)所花时间之比为( )。 （分数：2.00） A.1：1 B.2：1 C.4：3 √ D.3：4
解析：解析：假设存储器的存取周期为T： 在(1)的情况下，连续读取6个存储字需时T+(6—1)×(T／4)=2．25T，但存放连续字中第一个字的存储器需到3T时间后才能进行下一轮读取，故(1)共需时3Tx(80一1)+2．25T=239．75T。 在(2)的情况同理，一轮读取需时T+(8一1)×(T/4)=2．75T，但开始下一轮读取需3T时间后，故(2)共需时3T×(60一1)+2．75T=179．75T。 综合上述分析，(1)、(2)所花时间之比约为4：3。
8.某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10 ns，主存的存取周期为50 ns。在CPU执行一段程序时，Cache完成存取的次数为4 800次，主存完成的存取次数为200次，该Cache一主存系统的效率是( )。(设Cache和主存不能同时访问。) （分数：2.00） A.0．833 √ B.O．856 C.0．958 D.0．862
解析：解析：命中率=4800／(4800+200)=O．96，平均访问时间=0．96×10+(1一0．96)×(10+50)=12 ns，故效率=10／12=0．833。
9.某机字长32位，主存容量1 MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映像方式，则Cache地址长度为( )。 （分数：2.00） A.11位 √ B.13位 C.18位 D.20位
解析：解析：主存地址中除去tag(主存字块标记)的部分就是Cache地址。其中，块长512 B，主存按字编址，512B／(4 B／W)=128W=2 W，即块内字地址7位。Cache共可存放16个块，采用直接映像方式，2 =16，即Cache字块地址4位。故Cache地址共4+7=11位，选项A正确。 10.n体(模n)交叉编址存储器在( )时，其存取带宽是单体存储器的n倍。 （分数：2.00）
A.连续访存的n个地址是针对同一个存储模块 B.任何情况下都能
7
4
C.连续访存的n个地址是针对不同的存储模块 √ D.任何情况下都不能
解析：解析：此题考查凡体(模n)交叉编址存储器的特性。
11.设有主存一Cache层次的存储器，其主存容量1 MB，Cache容量16 KB，每字块有8个字，每字32位，采用直接地址映像方式。若主存地址为35301 H，且CPU访问Cache命中，则该主存块在Cache的第( ) 字块中((3ache起始字块为第0字块)。 （分数：2.00） A.152 √ B.153 C.154 D.151
解析：解析：主存地址3530lH对应的二进制为0011 0101 0011 0000 0001，现在要分析该地址中哪些位是Cache块内地址、主存字块标记和Cache字块地址。低位是块内地址，每个字块8个字，一个块内有2 B(每字32位)，所以低5位表示字块内地址。主存字块标记为高6位(1 MB÷16 KB=64=2 )，其余01 0011 000即为Cache字块地址，对应的十进制数为152。 12.双端口存储器在( )发生访问冲突。 （分数：2.00）
A.左端口与右端口同时被访问的情况下
B.同时访问左端口与右端口的地址码不同的情况下 C.同时访问左端口与右端口的地址码相同的情况下 √ D.任何情况下都不
解析：解析：此题考查双端口存储器的特性。
13.下列关于双端口存储器和交叉存储器的叙述中，正确的是( )。 （分数：2.00）
A.双端口存储器两个端口使用同一组地址线、数据线和读写控制线，同时访问同一区间、同一单元。 B.双端口存储器当两个端口同时访问相同的地址码时必然会发生冲突 C.高位多体交叉存储器的设计依据了程序的局部性原理
D.高位四体交叉存储器可能在一个存储周期内连续访问四个模块 √
解析：解析：双端口RAM的两个端口具有2组相互独立的地址线、数据线和读写控制线，因此可以同时访问同一区间、同一单元，故选项A错误。当两个端口同时对相同的单元进行读操作时，不会发生冲突，故选项B错误。高位多体交叉存储器由于在单个存储器中字是连续存放的，所以不能保证程序的局部性原理：而低位多体交叉存储器由于是交叉存放，所以能很好地满足程序的局部性原理，故选项c错误。高位四体交叉存储器虽然不能满足程序的连续读取，但仍可能一次连续读出彼此地址相差一个存储体容量的4个字，只是这样读的概率较小，故选项D正确。
14.下列关于主存一体多字和多体交叉方案的叙述中，不正确的是( )。 （分数：2.00）
A.主存一体多字使每个主存单元同时存储几个主存字，则每一次读操作就同时读出几个主存字，大大提高了主存读出一个字的平均速度
B.多体交叉编址把主存储器分成几个能独立读写的、字长为多个主存字的主体 √ C.主存一体多字需要把每次读出的几个主存字保存在一个位数足够长的存储器中
D.多体交叉编址按读写需要情况，分别对每个存储体执行读写，几个存储体协同运行，提高了存储体的读写速度
解析：解析：主存一体多字的优点是：通过加宽每个主存单元的宽度，增加每个主存单元所包括的数据位数，使每个主存单元同时存储几个主存字，则每一次读操作就同时读出了几个主存字，使读出一个主存字的平均读出时间变为原来的几分之一。缺点是：每次读出的几个主存字必须首先保存在一个位数足够长的存储器中，等待通过数据总线分几次把它们传送走。因此，选项A、C是正确的。 多体交叉编址的优点是：把主存储器分成几个能独立读写的、字长为一个主存字的主体。由此可知选项B是错误的。多体交叉编址按读写需要情况，分别对每个存储体执行读写；通过合理的组织方式，使几个存储体协同运行，从而提供出比单个存储体更高的(几倍)读写速度。
6
5
计算机专业基础综合计算机组成原理(存储器系统的层次结构)-试卷2
