的总和是多少 当选用下
列不同规格的存储芯片时，各需要多少片 存储系统和结构 第5 章
1 31 １K × ４ 位，２K × ８ 位，４K × ４ 位，１６K × １ 位，４K × ８ 位，８K × ８ 位。
解：地址线１４ 根，数据线３２ 根，共４６ 根。
若选用不同规格的存储芯片，则需要：１K × ４ 位芯片１２８ 片，２K × ８ 位芯片３２ 片，
４K × ４ 位芯片３２ 片，１６K × １ 位芯片３２ 片，４K × ８ 位芯片１６ 片，８K × ８ 位芯片８ 片。
１３ ．现有１０２４ × １ 的存储芯片，若用它组成容量为１６K × ８ 的存储器。试求：
（１） 实现该存储器所需的芯片数量
（２） 若将这些芯片分装在若干块板上，每块板的容量为４K × ８ ，该存储器所需的地址
线总位数是多少 其中几位用于选板 几位用于选片 几位用作片内地址
解：（１） 需１０２４ × １ 的芯片１２８ 片。
（２） 该存储器所需的地址线总位数是１４ 位，其中２ 位用于选板，２ 位用于选片，１０ 位
用作片内地址。
１４ ．已知某机字长８ 位，现采用半导体存储器作主存，其地址线为１６ 位，若使用
１K × ４ 的SRAM 芯片组成该机所允许的最大主存空间，并采用存储模板结构形式。
（１） 若每块模板容量为４K × ８ ，共需多少块存储模板 （２） 画出一个模板内各芯片的连接逻辑图。
解：（１） 根据题干可知存储器容量为２１６ ＝ ６４KB ，故共需１６ 块存储模板。
（２） 一个模板内各芯片的连接逻辑图如图５唱２０ 所示。 图５唱２０ 模板内各芯片的连接逻辑图 计算机组成原理教师用书
1 32 １５ ．某半导体存储器容量１６K × ８ ，可选SRAM 芯片的容量为４K × ４ ；地址总线
A１５ ～ A０ （低） ，双向数据总线D７ ～ D０ （低） ，由R／W线控制读／写。请设计并画出该存储器
的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。 解：存储器的逻辑图与图５唱２０ 很相似，区别仅在于地址线的连接上，故省略。 地址分配如下：
A１５ A１４ A１３ A１２ A１１ ～ A０ X X ０ ０ ——— 第一组
X X ０ １ ——— 第二组 X X １ ０ ——— 第三组 X X １ １ ——— 第四组
假设采用部分译码方式，片选逻辑为： CS０ ＝ A１３ A１２ CS１ ＝ A１３ A１２ CS２ ＝ A１３ A１２ CS３ ＝ A１３ A１２
１６ ．现有如下存储芯片：２K × １ 的ROM 、４K × １ 的RAM 、８K × １ 的ROM 。若用它们
组成容量为１６KB 的存储器，前４KB 为ROM ，后１２KB 为RAM ，CPU 的地址总线１６ 位。 （１） 各种存储芯片分别用多少片
（２） 正确选用译码器及门电路，并画出相应的逻辑结构图。 （３） 指出有无地址重叠现象。
解：（１） 需要用２K × １ 的ROM 芯片１６ 片，４K × １ 的RAM 芯片２４ 片。
不能使用８K × １ 的ROM 芯片，因为它大于ROM 应有的空间。 （２） 各存储芯片的地址分配如下： 相应的逻辑结构图如图５唱２１ 所示。
（３） 有地址重叠现象。因为地址线A１５ 、A１４ 没有参加译码。 １７ ．用容量为１６K × １ 的DRAM 芯片构成６４KB 的存储器。
（１） 画出该存储器的结构框图。 存储系统和结构 第5 章
1 33 图５唱２１ 存储器的逻辑结构图
（２） 设存储器的读／写周期均为０ ．５μs ，CPU 在１μs 内至少要访存一次，试问采用哪
种刷新方式比较合理 相邻两行之间的刷新间隔是多少 对全部存储单元刷新一遍所需 的实际刷新时间是多少
解：（１） 存_______储器的结构框图如图５唱２２ 所示。 （２） 因为要求CPU 在１μs 内至少要访存一次，所以不能使用集中刷新方式，分散和
异步刷新方式都可以使用，但异步刷新方式比较合理。
相邻两行之间的刷新间隔＝ 最大刷新间隔时间÷ 行数＝ ２ms ÷ １２８ ＝ １５ ．６２５μs 。取
１５ ．５μs ，即进行读或写操作３１ 次之后刷新一行。 对全部存储单元刷新一遍所需的实际刷新时间＝ ０ ．５μs × １２８ ＝ ６４μs
１８ ．有一个８ 位机，采用单总线结构，地址总线１６ 位（A１５ ～ A０ ） ，数据总线８ 位（D７ ～ D０ ） ，
控制总线中与主存有关的信号有MREQ（低电平有效允许访存）和R
／W（高电平为读命 令，低电平为写命令） 。
主存地址分配如下：从０ ～ ８１９１ 为系统程序区，由ROM 芯片组成；从８１９２ ～ ３２７６７ 计算机组成原理教师用书
1 34 图５唱２２ 存储器的结构框图
为用户程序区；最后（最大地址）２K 地址空间为系统程序工作区。（上述地址均用十进制 表示，按字节编址。）
现有如下存储芯片：８K × ８ 的ROM ，１６K × １ 、２K × ８ 、４K × ８ 、８K × ８ 的SRAM 。请从上
述规格中选用芯片设计该机主存储器，画出主存的连接框图，并请注意画出片选逻辑及与 CPU 的连接。
解：根据CPU 的地址线、数据线，可确定整个主存空间为６４K × ８ 。系统程序区由
ROM 芯片组成；用户程序区和系统程序工作区均由RAM 芯片组成。共需：８K × ８ 的
ROM 芯片１ 片，８K × ８ 的SRAM 芯片３ 片，２K × ８ 的SRAM 芯片１ 片。
主存地址分配如图５唱２３ 所示，主存的连接框图如图５唱２４ 所示。
A１５ A１４ A１３ A１２ A１１ A１０ ～ A０ ０ ０ ０ ——————————————— ８KB ROM ０ ０ １ ——————————————— ８KB RAM ０ １ ０ ——————————————— ８KB RAM ０ １ １ ——————————————— ８KB RAM １ １ １ １ １ ——— ２KB RAM
１９ ．某半导体存储器容量１５KB ，其中固化区８KB ，可选EPROM 芯片为４K × ８ ；可随机 存储系统和结构
计算机组成原理第五章答案
