VHDL语言及可编程逻辑器件的发展
院系：能源与动力工程学院 班级：xxxxxx 学号：xxxxxx 姓名：xxx 时间：2010/11/28
1
摘要：本文简要描述了VHDL语言及可编程逻辑器件的发展。通过介绍VHDL语言及可编程逻辑器件的发展历程及未来发展趋势，很好的揭示了它们在数字电路设计领域的广泛应用。
关键字：VHDL 硬件描述 可编程逻辑器件 数字电路设计
0 引言
自从20世纪70年代TTL标准化逻辑元件面市以来，数字电路设计便进入了所谓逻辑门层设计时代。工程师第一次能以极便宜的价格，买到一组标准的逻辑门元件，用以进行电路的组装及验证。从此，逻辑元件设计便与数字电路设计分了家。逻辑元件设计者，专心致力于提供性能更加优异的逻辑门，而数字电路工程师则专注在数字电路的逻辑分析与综合方面。从而使数字电路的设计，告别了晶体管层次设计时代。
1 VHDL语言的发展历程
随着集成电路制造技术的进步，集成电路向大规模、高密度、高速度的方向发展，电子系统的设计愈来愈复杂，人们希望运用计算机强大的运算能力来协助人们设计电路和分析电路，于是各种电子设计自动化及计算机辅助设计（CAD） 工具应运而生，它们使得数字电路的设计进入了高层次设计的新时代——采用硬件描述语言设计数字电路与系统。
20世纪70年代末，美国国防部电子系统项目拥有很多的承包公司。由于各个公司的文化背景和技术等方面的原因，导致各个公司的很多产品不能够兼容，同时由于设计语言的不同也导致了开发成果不能重复利用，从而造成了各个公司之间信息的交换和产品维护的困难。于是美国国防部提出了VHSIC（Very High Speed Integrated Circuit）计划，目的是采用一种新的描述方法来进行新一代集成电路的设计。同时便于管理有关武器承包商的电子电路技术文件，使其遵循统一的设计描述界面，以便将来在有新技术推出时，仍能重复再使用设计。
硬件描述语言（HDL）是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。它是硬件电路设计人员与EDA工具之间沟通的桥梁，其主要目的是用来编写设计文件、建立电子系统行为级的模拟模型，即利用计算机的巨大能力对用VHDL建模的复杂数字逻辑进行模拟，然后再利用逻辑综合工具自动生成符合要求且在电路结构上可以实现的数字逻辑网表。根据网表和某种工艺进行版图设计，然后生成该工艺条件下电路的延时模型，模拟验证无误后用于制造ASIC芯片或者写入CPLD 和FPGA 器件中。在EDA 技术领域中把用HDL语言建立的数字模型称为软核，把用HDL建模和综合后生成的网表称为固核。这些模块的重复再使用，缩短了开发时间，提高了产品设计、开发的效率。
1981 年6月，工作小组在美国国防部组织上正式成立，不久提出了一种新的硬件描述语言——VHDL（VHSIC Hardware Description Language）。提出这个语言的目标只是使电路文本化成为标准，目的是为了使文本描述的电路设计能够为其他人所理解，同时也可以作为一种模型语言并能采用软件进行仿真。
1983 年第三季度，由IBM公司、TI公司、Intermetrics公司成立开发小组，开发小组的任务就是提出语言版本和软件开发环境。1986年，IEEE 标准化组织
2
开始讨论VHDL语言标准，同时成立了一个VHDL标准化小组。1987 年12月，IEEE公布了VHDL的第一个工业标准版本并宣布实施，即IEEE 1076标准。1988年，Milstd454规定所有为美国国防部设计的ASIC产品必须采用VHDL来进行描述。1993年，经过几年的修订和扩展，IEEE公布了VHDL的新版本IEEE1164。1996年，IEEE1076.3成为VHDL的综合标准。
2 硬件描述语言HDL的特点
⑴HDL支持数字电路的设计、验证、综合和测试，可以在行为域和结构域对数字系统建模，支持这两个域的所有描述层次。能够支持模拟电路的描述的HDL尚在研究开发之中。
⑵HDL既是包含一些高级程序设计语言的结构形式，又是兼顾描述硬件电路连接的具体构件。
⑶HDL是并发的，即具有在同一时刻执行多任务的能力。一般来讲，程序设计语言是串行的，但在实际硬件中许多操作都是在同一时刻发生的，所以HDL语言具有并发的特征。
⑷HDL有时序的概念。一般地说，程序设计语言是没有时序概念的，但在硬件电路中，从输入到输出总是有延时存在。为描述这些特征，HDL 需要建立时序的概念。因此使用HDL 除了可以描述硬件电路的功能外，还可以描述其时序要求。
3 VHDL系统设计的特点及优势
与其他硬件描述语言相比，VHDL具有以下特点： （1）功能强大、设计灵活
VHDL具有功能强大的语言结构，可以用简洁明确的源代码来描述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，最后可直接生成电路级描述。VHDL支持同步电路、异步电路和随机电路的设计，这是其他硬件描述语言所不能比拟的。VHDL还支持各种设计方法，既支持自底向上的设计，又支持自顶向下的设计；既支持模块化设计，又支持层次化设计。
（2）支持广泛、易于修改
由于VHDL已经成为IEEE标准所规范的硬件描述语言，目前大多数EDA工具几乎都支持VHDL，这为VHDL的进一步推广和广泛应用奠定了基础。在硬件电路设计过程中，主要的设计文件是用VHDL编写的源代码，因为VHDL易读和结构化，所以易于修改设计。
（3）强大的系统硬件描述能力
VHDL具有多层次的设计描述功能，既可以描述系统级电路，又可以描述门级电路。而描述既可以采用行为描述、寄存器传输描述或结构描述，也可以采用三者混合的混合级描述。另外，VHDL支持惯性延迟和传输延迟，还可以准确地建立硬件电路模型。VHDL支持预定义的和自定义的数据类型，给硬件描述带来较大的自由度，使设计人员能够方便地创建高层次的系统模型。
（4）独立于器件的设计、与工艺无关
设计人员用VHDL进行设计时，不需要首先考虑选择完成设计的器件，就可以集中精力进行设计的优化。当设计描述完成后，可以用多种不同的器件结构来
3
实现其功能。
（5）很强的移植能力
VHDL是一种标准化的硬件描述语言，同一个设计描述可以被不同的工具所支持，使得设计描述的移植成为可能。
（6）易于共享和复用 VHDL采用基于库（Library）的设计方法，可以建立各种可再次利用的模块。这些模块可以预先设计或使用以前设计中的存档模块，将这些模块存放到库中，就可以在以后的设计中进行复用，可以使设计成果在设计人员之间进行交流和共享，减少硬件电路设计。
可见，作为一种IEEE的工业标准，VHDL具有很多其他硬件描述语言所不具有的优点。当然，VHDL也存在着不足之处，这主要体现在以下几个方面：
1） 系统级抽象描述能力较差
2） 某些场合不能准确描述硬件电路
3） 综合工具生成的逻辑实现有时并不最佳 4） 综合工具的不同将导致综合质量的不同 5） 不具有描述模拟电路的能力
4 可编程逻辑器件的发展历史及未来趋势
当今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。
早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可擦除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。由于结构的限制，它们只能完成简单的数字逻辑功能。
其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件(PLD)，它能够完成各种数字逻辑功能。典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与一或”表达式来描述，所以， PLD能以乘积和的形式完成大量的组合逻辑功能。
这一阶段的产品主要有PAL(可编程阵列逻辑)和GAL(通用阵列逻辑)。 PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输出可以通过触发器有选择地被置为寄存状态。 PAL器件是现场可编程的，它的实现工艺有反熔丝技术、EPROM技术和EEPROM技术。还有一类结构更为灵活的逻辑器件是可编程逻辑阵列(PLA)，它也由一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的。 PLA器件既有现场可编程的，也有掩膜可编程的。 在PAL的基础上，又发展了一种通用阵列逻辑GAL (Generic Array Logic)，如GAL16V8,GAL22V10 等。它采用了EEPROM工艺，实现了电可按除、
4
电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性，至今仍有许多人使用。 这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模较小的电路。
为了弥补这一缺陷，20世纪80年代中期。 Altera和Xilinx分别推出了类似于PAL结构的扩展型CPLD（Complex Programmab1e Logic Dvice）和与标准门阵列类似的FPGA(Field Programmable Gate Array)，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。 这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件。
随着数字电路技术的发展与进步，可编程逻辑器件的发展趋势主要体现在以下几点：低密度PLD还将存在一定时期；高密度PLD继续向更高密度，更大容量迈进；IP内核得到进一步发展。
具体体现在：
1）PLD正在由点5V电压向低电压3.3V甚至2.5v器件演进，这样有利于降低功耗。
2）ASCI和PLD出现相互融合。
标准逻辑ASIC芯片尺寸小、功能强大、不耗电，但设计复杂，并且有批量要求；而可编程逻辑器件价格较低廉，能在现场进行编程，但它们体积大、 能力有限，而功耗比ASIC大。因此，从市场发展的情况看FPGA和ASIC正逐步走到一起来，互相融合，取长补短。
3）ASIC和FPGA之间的界限正变得模糊。
系统级芯片不仅集成RAM和微处理器，也集成FPGA。随着ASIC制造商向下发展和FPGA的向上发展，在CPLD/FPGA之间正在诞生一种“杂交”产品，以满足降低成本和尽快上市的要求。
4）价格不断降低。
随着芯片生产工艺的不断进步，如深亚微米0.13um工艺已经成熟，芯片线宽的不断减少使芯片的集成度不断提高。Die（裸片）面积大小是产品价格高低的重要因素，线宽的减小必将大大降低了PLD产品的价格。
5）集成度不断提高。
微细化新工艺的推出以及市场的需要是集成度不断提高的基础和动力。许多公司在新技术的推动下，产品集成度迅速提高，尤其是最近几年的迅速发展，其集成度已经达到了1000万门，现在有的PLD则达到了几百万系统门甚至一千万系统门。
6） 向系统级发展。
集成度的不断提高使得产品的性能不断的提高，功能不断增多。最早的PLD仅仅能够实现一些简单的逻辑功能，而现在已经逐渐把DSP、MCU、存储器及应用接口等集成到PLD中，使得PLD功能大大增强，并逐渐对准了可编程逻辑器上系统集成SOPC（System On a Pro?鄄grammable Chip）。可以预见未来的一块电路版上可能只有两部分电路：模拟部分（包括电源）和一块PLD芯片，最多还有
5
一些大容量的存储器。
5 结语
近年来，VHDL 又有了一些新的发展。例如，为了大幅度提高EDA工具的设计能力，出现了一系列对HDL语言的扩展。面向对象的VHDL主要是通过引入了新的语言对象，作为抽象封装和模块性的基本单元而解决了VHDL在抽象性的不足和在封装性上能力不强等问题。由于面向对象的VHDL模型的代码比VHDL模型短30% ～50%，缩短了开发时间，提高了设计效率。
而可编程器件的发展，使用户有了更多的选择自由，促进了电子设计自动化的进程，有利于开发具有自己知识产权的专用集成电路。
参考文献
[1] 罗杰，康华光.两种硬件描述语言VHDL/ Verilog 的发展及其应用.电气电子教学学报，2002年08月.
[2] 邓仰东，王志华.VHDL硬件描述语言的最新发展.电子科技导报.
[3] 赵鑫，蒋亮，齐兆群，李晓凯.VHDL与数字电路设计.机械工业出版社，2005.
6
VHDL硬件语言及可编程逻辑器件的发展概要
