20 VLSEL Cin(LSE) DuCy(LSE)
OSC32_IN输入引脚低电平电压 OSC32_IN输入电容 占空比
0
5 50
0.2VDD
V pF %
图3-4 外部提供低频时钟源电路
表3-11 使用一个晶体/陶瓷谐振器产生的高速外部时钟
符号 FOSC_IN I2 gm tSU(HSE)
11
参数
谐振器频率 HSE驱动电流 振荡器的跨导 启动时间
条件
VDD = 3.3V，20p负载
启动 VDD是稳定的
最小值 4
典型值 最大值 单位 8 0.2 4.6 1
16
MHz mA mA/V ms
注：1.设计参数 电路参考设计及要求：
晶体的负载电容一般选用20pF（CL1=CL2，建议5～25pF），实际请参考所使用晶体的厂家数据手册。
CL1OSC_IN8MHz晶振OSC_OUTCL2 图3-5 外接8M晶体典型电路
表3-12 使用一个晶体/陶瓷谐振器产生的低速外部时钟（f(LSE)=32.768KHz）
符号 i2 gm tSU(LSE)
11
参数
LSE驱动电流 振荡器的跨导 启动时间
条件 VDD = 3.3V 启动 VDD是稳定的
最小值
典型值 最大值 单位 0.5 13.5 200
uA uA/V mS
注：1.设计参数。 电路参考设计及要求：
晶体的负载电容一般选用不超过15pF（CL1=CL2，建议5～15pF），实际请参考所使用晶体的厂家数据手册。
CL1OSC32_IN32.768kHz晶振OSC32_OUTCL2 图3-6 外接32.768K晶体典型电路 21
注：负载电容CL由下式计算：CL = CL1 x CL2 / (CL1 + CL2) + Cstray，其中Cstray是引脚的电容和PCB板或PCB相关的电容，它的典型值是介于2pF至7pF之间。
3.3.6 内部时钟源特性
表3-13 内部高速(HSI)RC振荡器特性
符号 FHSI DuCyHSI ACCHSI tSU(HSI) IDD(HSI)
频率 占空比
参数
条件 最小值 45 -1.5 -2
典型值 最大值 单位 8 50 200
55 1.5 2 2.6
MHz % % % us uA
HSI振荡器的精度 HSI振荡器启动时间 HSI振荡器功耗
TA = 0℃～70℃ TA = -40℃～85℃
表3-14 内部低速(LSI)RC振荡器特性
符号 FLSI DuCyLSI tSU(LSI) IDD(LSI)
1
参数
频率 占空比
LSI振荡器启动时间 LSI振荡器功耗
条件 最小值 25 45
典型值 最大值 单位 36 50 0.6
60 55 82
KHz % us uA
注：1.设计参数
3.3.7 PLL特性
表3-15 PLL特性
符号 FPLL_IN FPLL_OUT tLOCK
1
参数
PLL输入时钟 PLL输入时钟占空比 PLL倍频输出时钟 PLL锁定时间
1
条件
最小值 4 40
典型值 8
最大值 16 60 80 1000
单位 MHz % MHz 1/FPLL_IN
注：1.设计参数 3.3.8 从低功耗模式唤醒的时间
表3-16 低功耗模式唤醒的时间
符号 twusleep
从睡眠模式唤醒
参数 条件
使用HSI RC时钟唤醒
典型值 单位 5.8 253 253
us us us
从停止模式唤醒（调压器处于运行模式） HSI RC时钟唤醒
twustop
调压器从低功耗模式唤醒时间 + 从停止模式唤醒（调压器为低功耗模式） HSI RC时钟唤醒 +
flash启动 从待机模式唤醒
调压器从低功耗模式唤醒时间 + HSI RC时钟唤醒 + flash启动
tWUSTDBY
340 us
22
3.3.9 存储器特性
表3-17 闪存存储器特性
符号 tERASE_128 tERASE tprog tERASE tME Vprog
参数 条件 最小值 典型值 最大值 单位 2.5 2.5 2.5 20 2.5 2.7
2.75 2.75 2.75 22 2.75
3 3 3 24 3 5.5
ms ms ms ms ms V
页（128字节）编程时间 TA = -40℃～85℃ 页（128字节）擦除时间 TA = -40℃～85℃ 16位的编程时间 整片擦除时间 编程电压
TA = -40℃～85℃ TA = -40℃～85℃
页（1K字节）擦除时间 TA = -40℃～85℃
表3-18 闪存存储器寿命和数据保存期限
符号 NEND tRET
参数
擦写次数 数据保存期限
TA = 25℃
条件 最小值 典型值 最大值 单位 10K 10
80K
1
次 年
注：实测操作擦写次数，非担保。
3.3.10 I/O端口特性
表3-19 通用I/O静态特性
符
号
参数
TTL端口
条件 最小值 典型值 最大值 单位 -0.3 2 0.55VDD -0.3 0.65VDD 30 30
330 42 42 5
0.8 VDD+0.3 VDD+0.3 0.8 VDD+0.3
±1 55 55
V V V V V mV uA KΩ KΩ pF
VIL 输入低电平电压
VIH 标准I/O脚，输入高电平电压 VIL 输入低电平电压 VIH 输入高电平电压 Ilkg 输入漏电流 RPU 弱上拉等效电阻 RPD 弱下拉等效电阻 CIO I/O引脚电容
注：以上为设计参数 TTL端口2.7V Vhys 标准I/O脚施密特触发器电压迟滞 输出驱动电流特性 GPIO(通用输入/输出端口)可以吸收或输出多达±8mA电流，并且吸收或输出±20mA电流(不严格达到VOL/VOH)。在用户应用中，所有IO引脚驱动总电流不能超过3.2节给出的绝对最大额定值： 表3-20 输出电压特性 符号 VOL VOH VOL VOH 参数 输出低电平，单个引脚吸收电流 输出高电平，单个引脚输出电流 输出低电平，单个引脚吸收电流 输出高电平，单个引脚输出电流 条件 TTL端口，IIO = +8mA 2.7V< VDD <5.5V CMOS端口，IIO = +8mA 2.7V< VDD <5.5V 最小值 最大值 单位 VDD-0.4 2.3 0.4 0.4 V V V V 23 VOL VOH 输出低电平，单个引脚吸收电流 输出高电平，单个引脚输出电流 IIO = +20mA 2.7V< VDD <5.5V VDD-1.3 1.3 V V 注：以上条件中如果多个IO引脚同时驱动，电流总和不能超过表3.2节给出的绝对最大额定值。另外多个IO引脚同时驱动时，电源/地线点上的电流很大，会导致压降使内部IO的电压达不到表中电源电压，从而导致驱动电流小于标称值。 表3-21 输入输出交流特性 MODEx[1:0] 配置 10 （2MHz） 01 （10MHz） 符号 Fmax(IO)out 最大频率 tf(IO)out tr(IO)out tf(IO)out tr(IO)out 参数 条件 CL=50pF,VDD=2.7-5.5V CL=50pF,VDD=2.7-5.5V CL=50pF,VDD=2.7-5.5V CL=50pF,VDD=2.7-5.5V CL=30pF,VDD=2.7-5.5V CL=50pF,VDD=2.7-5.5V CL=30pF,VDD=2.7-5.5V CL=50pF,VDD=2.7-5.5V CL=30pF,VDD=2.7-5.5V CL=50pF,VDD=2.7-5.5V 最小值 最大值 单位 10 2 125 125 10 25 25 50 30 20 5 8 12 MHz ns ns MHz ns ns MHz MHz ns ns ns ns ns 输出高至低电平的下降时间 输出低至高电平的上升时间 输出高至低电平的下降时间 输出低至高电平的上升时间 Fmax(IO)out 最大频率 Fmax(IO)out 最大频率 11 （50MHz） tf(IO)out tr(IO)out tEXTIpw 输出高至低电平的下降时间 输出低至高电平的上升时间 EXTI控制器检测到外部信号的脉冲宽度 注：以上为设计参数 3.3.11 NRST引脚特性 表3-22 外部复位引脚特性 符号 VIL(NRST) VIH(NRST) Vhys(NRST) RPU TF(NRST) TNF(NRST) 112 11 参数 NRST输入低电平电压 NRST输入高电平电压 NRST施密特触发器电压迟滞 弱上拉等效电阻 NRST输入滤波脉冲 NRST输入非滤波脉冲 条件 最小值 典型值 最大值 -0.3 0.65VDD 30 20 330 42 0.8 VDD+0.5 55 4 单位 V V mV KΩ ns ns 注：1.设计参数 2.上拉电阻是一个真正的电阻串联一个可开关的PMOS实现。这个PMOS/NMOS开关的电阻很小(约占10%)。 电路参考设计及要求： 图3-7 外部复位引脚典型电路 24 3.3.11 TIM定时器特性 表3-23 TIMx特性 符号 tres(TIM) FEXT ResTIM tCOUNTER tMAX_COUNT 参数 定时器基准时钟 CH1至CH4的定时器外部时钟频率 定时器分辨率 条件 fTIMxCLK = 72MHz fTIMxCLK = 72MHz 最小值 最大值 1 13.9 0 0 1 0.0139 fTIMxCLK/2 36 16 65536 910 65535 59.6 单位 tTIMxCLK ns MHz MHz 位 tTIMxCLK us tTIMxCLK s 当选择了内部时钟时，16位计数 器时钟周期 fTIMxCLK = 72MHz 最大可能的计数 fTIMxCLK = 72MHz 注：以上为设计参数 3.3.12 I2C接口特性 表3-24 I2C接口特性 符号 tw(SCLL) tw(SCLH) tSU(SDA) th(SDA) 参数 SCL时钟低电平时间 SCL时钟高电平时间 SDA数据建立时间 SDA数据保存时间 标准I2C 最小值 4.7 4.0 250 0 4.0 4.7 4.0 4.7 最大值 1000 300 400 快速I2C 最小值 最大值 1.2 0.6 100 0 20 0.6 0.6 0.6 1.2 900 400 单位 us us ns ns ns ns us us us us pF tr(SDA)/tr(SCL) SDA和SCL上升时间 tF(SDA)/tF(SCL) SDA和SCL下降时间 th(STA) tSU(STA) tSU(STO) tw(STO:STA) Cb 开始条件保持时间 重复的开始条件建立时间 停止条件建立时间 停止条件至开始条件的时间（总线空闲） 每条总线的容性负载 注：以上为设计参数 3.3.12 SPI接口特性 表3-25 SPI接口特性 符号 fSCK 参数 SPI时钟频率 主模式 从模式 条件 最小值 最大值 2tPCLK 2tPCLK 40 5 36 36 20 60 单位 MHz MHz ns ns ns ns ns tr(SCK)/tf(SCK) SPI时钟上升和下降时间 tSU(NSS) th(NSS) NSS建立时间 NSS保持时间 负载电容：C = 30pF 从模式 从模式 主模式，fPCLK = 36MHz，预分频 系数=4 主模式 tw(SCKH)/tw(SCKL) SCK高电平和低电平时间 tSU(MI) 数据输入建立时间
RISC-V内核通用单片机CH32V103数据手册 - 图文
