RISC-V内核通用单片机CH32V103数据手册 - 图文 

5

l 分支预测、高效跳转、冲突检测机制

此设计基础的处理器以其极简指令集、多种工作模式、模块化定制扩展等特点可以灵活应用不同场景微控制器设计，例如小面积低功耗嵌入式场景、高性能应用操作系统场景等。

CH32V1系列控制器采用RISC-V3A核心，配备了完整的软硬件平台和工具，支持应用代码的在线下载、调试、跟踪。

1.5.2 片上存储器及自举模式

内置20K字节SRAM区，用于存放数据。

内置64K字节程序闪存存储区（CodeFlash），用于用户的应用程序存储。

内置3.75K字节系统存储区（BootLoader），用于系统引导程序存储（厂家固化自举加载程序）。 额外，128字节用于厂商配置字存储，128字节用于用户选择字存储。 在启动时，通过自举引脚（BOOT0和BOOT1）可以选择三种自举模式中的一种： l 从程序闪存存储器自举 l 从系统存储器自举 l 从内部SRAM自举

自举加载程序存放于系统存储区，可以通过USART1和USB接口对程序闪存存储区内容重新编程。

1.5.3 供电方案

l VDD = 2.7～5.5V：VDD引脚为I/O引脚、RC振荡器、复位模块和内部调压器供电。

l VDDA = 2.7～5.5V：为ADC、温度传感器和PLL的模拟部分提供供电。VDDA和VSSA必须分别连接到VDD和VSS。

l VBAT = 1.8～5.5V：当VDD移除或者不工作时，VBAT单独为RTC、外部32KHz振荡器和后备寄存器供电。

1.5.4 供电监控器

本产品内部集成了上电复位(POR)/掉电复位(PDR)电路，该电路始终处于工作状态，保证系统在供电超过2.7V时工作；当VDD低于设定的阀值(VPOR/PDR)时，置器件于复位状态，而不必使用外部复位电路。

另外设有一个可编程的电压监测器（PVD），需要通过软件开启，用于比较VDD/VDDA供电与设定的阀值VPVD的电压大小。打开PVD相应边沿中断，可在VDD下降到PVD阈值或上升到PVD阈值时，收到中断通知。关于VPOR/PDR和VPVD的值参考表3-4。

1.5.5 电压调节器

复位后，调节器自动开启，根据应用方式有三个操作模式 l 开启模式：正常的运行操作，提供稳定的内核电源

l 低功耗模式：当CPU进入停止模式后，可选择调节器低功耗运行

l 关断模式：当CPU进入待机模式后自动切换调节器到此模式，调压器输出为高阻状态，内核电路的供电切断，调压器处于零消耗状态

该调压器在复位后始终处于开启模式，在待机模式下被关闭处于关断模式，此时是高阻输出。

6

1.5.6 低功耗模式

系列产品支持三种低功耗模式，可以在要求低功耗、短启动时间和多种唤醒事件等条件下选择达到最佳的平衡。

l 睡眠模式

执行WFI/WFE指令进入。在睡眠模式下，只有CPU时钟停止，但所有外设时钟供电正常，外设处于工作状态。此模式是最浅低功耗模式，但可以达到最快唤醒。

退出条件：任意中断或唤醒事件。 l 停止模式

清除PDDS位、置位SLEEPDEEP位、选择清除/置位LPDS位，执行WFI/WFE指令进入。在停止模式下，FLASH进入低功耗模式，由LPDS位决定是否关闭内核部分的供电，PLL、HSI的RC振荡器和HSE晶体振荡器被关闭。在保持SRAM和寄存器内容不丢失的情况下，停止模式可以达到最低的电能消耗。

退出条件：任意外部中断/事件（EXTI信号）、NRST上的外部复位信号、IWDG复位、WKUP引脚上的一个上升边沿，其中EXTI信号包括16个外部I/O口之一、PVD的输出、RTC闹钟或USB的唤醒信号。

l 待机模式

置位PDDS、SLEEPDEEP位，执行WFI/WFE指令进入。内核部分的供电被关闭；PLL、HSI的RC振荡器和HSE晶体振荡器也被关闭；此模式下可以达到最低的电能消耗，但唤醒后系统复位。

退出条件：任意外部中断/事件（EXTI信号）、NRST上的外部复位信号、IWDG复位、WKUP引脚上的一个上升边沿，其中EXTI信号包括16个外部I/O口之一、PVD的输出、RTC闹钟或USB的唤醒信号。

1.5.7 CRC（循环冗余校验）计算单元

CRC（循环冗余校验）计算单元使用一个固定的多项式发生器，从一个32位的数据字产生一个CRC码。在众多的应用中，基于CRC的技术被用于验证数据传输或存储的一致性。在EN/IEC 60335-1标准的范围内，提供了一种检测闪存存储器错误的手段，CRC计算单元可以用于实时地计算软件的签名，并与在链接和生成该软件时产生的签名对比。

1.5.8 快速可编程中断控制器（PFIC）

产品内置快速可编程中断控制器（PFIC），最多支持255个中断向量。CH32V1控制器提供了5个内核私有中断和44个外设中断管理，其他中断源保留。PFIC的寄存器均可以在用户和机器特权模式下访问。

l 44+3个可单独屏蔽中断 l 提供一个不可屏蔽中断NMI l 16级优先级编程，动态修改。

l 2级嵌套中断进入和退出硬件自动压栈和恢复，无需指令开销 l 4路可编程快速中断通道，自定义中断向量地址 l 支持中断尾部链接功能 l 提供不可屏蔽中断第一时间响应

该模块以最小的中断延迟提供了灵活的中断管理功能。

1.5.9 外部中断/事件控制器（EXTI）

7

外部中断/事件控制器包含20个边沿检测器，用于产生中断/事件请求。每个中断线都可以独立地配置其触发事件（上升沿或下降沿或双边沿），并能够单独地被屏蔽；挂起寄存器维持所有中断请求状态。EXTI可以检测到脉冲宽度小于内部APB2的时钟周期。多达51个通用I/O口都可选择连接到16个外部中断线。

1.5.10 通用DMA控制器

灵活的通用DMA可以管理存储器到存储器、外设到存储器和存储器到外设间的高速数据传输，提供7个通道，支持环形缓冲区管理。每个通道都有专门的硬件DMA请求逻辑，支持一个或多个外设对存储器的访问请求、存储器到存储器数据传输，可配置访问优先权、传输长度、传输的源地址和目标地址等。

DMA用于主要的外设包括：通用/高级控制定时器TIM、ADC、USART、I2C、SPI。

1.5.11 时钟和启动

系统时钟源HSI默认开启，在没有配置时钟或者复位后，内部8MHz的RC振荡器作为默认的CPU时钟，随后可以另外选择外部4～16MHz时钟或PLL时钟。当打开时钟安全模式后，如果HSE用作系统时钟（直接或间接），此时检测到外部时钟失效，系统时钟将自动切换到内部RC振荡器，同时HSE和PLL自动关闭；对于关闭时钟的低功耗模式，唤醒后系统也将自动地切换到内部的RC振荡器。如果使能了时钟中断，软件可以接收到相应的中断。

多个预分频器用于配置AHB总线时钟、高速APB2和低速APB1区域总线时钟。参考图1-2的时钟树框图。

1.5.12 RTC（实时时钟）和后备寄存器

RTC和后备寄存器在产品内部处于后备供电区域，在VDD有效时由VDD供电，否则内部自动切换到由VBAT引脚供电。

RTC实时时钟是一组32位可编程计数器，时基支持20位预分频，用于较长时间段的测量。时钟基准来源高速的外部时钟128分频（HSE/128）、外部晶体的32.768KHz的振荡器(LSE)或内部低功耗RC振荡器(LSI)。其中LSE也存在后备供电区域，所以，当选择LSE做RTC时基下，系统复位或从待机模式唤醒后，RTC的设置和时间能够保持不变。

后备寄存器包含10个16位寄存器，可以用来存储20字节的用户应用数据。此数据在待机唤醒后，或系统复位或电源复位时，都能维持不会被复位。在侵入检测功能开启下，一旦侵入检测信号有效，可清除后备寄存器中所有内容。

1.5.13 ADC（模拟/数字转换器）和触摸按键电容检测（TKey）

产品内嵌1个12位的模拟/数字转换器(ADC)，提供多达16个外部通道和2个内部通道采样，可编程的通道采样时间，可以实现单次、连续、扫描或间断模式转换。提供模拟看门狗功能允许非常精准地监视一路或多路选中的通道，用于监视通道信号电压。支持外部事件触发转换，触发源包括片上定时器的内部信号和外部引脚（EXTI线11）。支持使用DMA操作。

ADC内部通道采样包括一路内置温度传感器采样和一路内部参考电源采样。温度传感器产生一个随温度线性变化的电压，需供电范围在3.0V < VDDA < 5.5V之间。温度传感器在内部被连接到ADC_IN16的输入通道上，用于将传感器的输出转换到数字数值。

8

触摸按键电容检测功能，复用ADC的外部通道，提供了多达16路检测。应用程序通过数字值的变化量判断触摸按键状态。

1.5.14 定时器

定时器包含1个高级16位定时器、3个通用16位定时器，以及2个看门狗定时器和1个系统时基定时器。

1.5.14.1 高级控制定时器(TIM1)

高级控制定时器(TIM1)是一个16位的自动装载计数器，具有可编程的预分频器。除了完整的通用定时器功能外，可以被看成是分配到6个通道的三相PWM发生器，具有带死区插入的互补PWM输出功能，允许在指定数目的计数器周期之后更新定时器进行重复计数周期，刹车功能等。高级控制定时器的很多功能都与通用定时器相同，内部结构也相同，因此高级控制定时器可以通过定时器链接功能与TIM定时器协同操作，提供同步或事件链接功能。

1.5.14.2 通用定时器(TIM2/3/4)

系统内置了多达3个可同步运行的标准定时器(TIM2、TIM3和TIM4)。每个定时器都有一个16位的自动装载递加/递减计数器、一个可编程的16位预分频器和4个独立的通道，每个通道都可用于输入捕获、输出比较、PWM生成和单脉冲模式输出。

还能通过定时器链接功能与高级控制定时器共同工作，提供同步或事件链接功能。在调试模式下，计数器可以被冻结，同时PWM输出被禁止，从而切断由这些输出所控制的开关。任意通用定时器都能用于产生PWM输出。每个定时器都有独立的DMA请求机制。

这些定时器还能够处理增量编码器的信号，也能处理1至3个霍尔传感器的数字输出。

1.5.14.3 独立看门狗（IWDG）

独立看门狗是一个自由运行的12位递减计数器，有一个8位的预分频器。由一个内部独立的40KHz的RC振荡器提供时钟；因为这个RC振荡器独立于主时钟，所以可运行于停止和待机模式。IWDG在主程序之外，可以完全独立工作，因此，用于在发生问题时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过选项字节可以配置成是软件或硬件启动看门狗。在调试模式下，计数器可以被冻结。

1.5.14.4 窗口看门狗（WWDG）

窗口看门狗是一个7位的递减计数器，并可以设置成自由运行。可以被用于在发生问题时复位整个系统。其由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。

1.5.14.5 系统时基定时器（SysTick）

这是内核控制器自带的一个定时器，用于产生SYSTICK异常，可专用于实时操作系统，为系统提供“心跳”节律，也可当成一个标准的64位递增计数器。以AHB时钟的8分频为基准时钟源。当计数器递增到设置比较值时，产生一个可屏蔽系统中断。

1.5.15 标准通讯接口

9

1.5.15.1 通用同步/异步收发器（USART）

3组通用异步收发器USART，支持全双工异步通信、同步单向通信以及半双工单线通信，也支持LIN(局部互连网)，兼容ISO7816的智能卡协议和IrDA SIR ENDEC传输编解码规范，以及调制解调器(CTS/RTS硬件流控)操作。还允许多处理器通信。其采用分数波特率发生器系统，USART1接口最高达4.5Mbits/s，USART2/3可达2.25Mbits/s。支持DMA操作连续通讯。

1.5.15.2 串行外设接口（SPI）

2组串行外设SPI接口，提供主或从操作，动态切换。支持多主模式，全双工或半双工同步传输，支持基本的SD卡和MMC模式。时钟频率最高可达36MHz，可编程的时钟极性和相位，数据位宽提供8或16位选择，可靠通信的硬件CRC产生/校验，支持DMA操作连续通讯。

1.5.15.3 I2C总线

多达2个I2C总线接口，能够工作于多主机模式或从模式，完成所有I2C总线特定的时序、协议、仲裁等。支持标准和快速两种通讯速度，同时与SMBus2.0兼容。

I2C接口提供7位或10位寻址，并且在7位从模式时支持双从地址寻址。内置了硬件CRC发生器/校验器。可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。

1.5.15.4 通用串行总线（USB）

产品内嵌1个USB2.0主机控制器和设备控制器（USBHD），遵循USB2.0 Fullspeed标准。提供16个可配置的USB设备端点及一组主机端点。支持控制/批量/同步/中断传输，双缓冲区机制，USB总线挂起/恢复操作，并提供待机/唤醒功能。USBHD模块专用的48MHz时钟由内部主PLL分频直接产生(PLL必须为72MHz或48MHz)。

1.5.16 通用输入输出接口（GPIO）

系统提供了4组GPIO端口，共51个GPIO引脚。每个引脚都可以由软件配置成输出(推挽或开漏)、输入(带或不带上拉或下拉)或复用的外设功能端口。多数GPIO引脚都与数字或模拟的复用外设共用。除了具有模拟输入功能的端口，所有的GPIO引脚都有大电流通过能力。提供锁定机制冻结IO配置，以避免意外的写入I/O寄存器。

1.5.17 2线串行调试接口（SWD）

内嵌SWD接口，这是一个2线串行调试接口。硬件包括SWDIO和SWCLK引脚，支持在线代码升级、调试。