;.
.
广东工业大学华立学院
课 程 设 计
课程名称 电子技术综合设计与实践 题目名称 数字电子秒表设计 学生学部（系） 机械电气学部 专业班级 学 号 学生姓名 指导教师
2011年 12 月 26 日
.
摘要：
采用现代数字电路设计方法和EDA技术，即自顶向下的设计方法，应用protues开发平台进行设计并仿真验证和硬件测试。从总体设计框图开始，将设计任务逐步分解，直到可以用标准的集成电路部件实现，然后将各部件联结成系统，通过protues集成开发平台进行设计的分析综合和时序仿真验证。最后，在分析时序仿真结果的基础上，对设计进行进一步的修改和完善，已达到对设计电路正确运行且学会运用protues电路设计与仿真的目的。 关键词：
555定时器；LED；暂停计时
目 录
1 设计方案的选择 .................................................. 1 2 总体框架设计 .................................................... 2 3 分步电路设计 .................................................... 3 3.1 控制电路的设计 ............................................... 3
3.1.1时钟发生单元 ............................................. 3 3.1.2计数器 ................................................... 3 3.2 数码管显示电路 ............................................... 4 4调试中的问题..................................................... 4 5硬件设计 ........................................................ 4 6元器件的选择..................................................... 5 7参考文献 ........................................................ 5 8心得体会 ........................................................ 6
;.
.
1 设计方案的选择
如图1-1所示，要实现数字秒表的控制，则要求数字信号控制系统由NE555脉冲输出、计数器、译码器、数码管等几个部分构成 。
NE555脉冲输出（单元1）
;.
74LS161计数器（单元2）
1-1 数字秒表框图
74LS247译码器（单元3） 七段显示数码管 （单元4） 图.
2 总体框架设计
电路总原理图如图2-1所示。图2-1中1单元NE555定时器构成了多谐振荡器，是一种性能较好的时钟源。图2-1中2单元为 ①74LS161构成计数器 ②74LS247构成译码器 ③7段数码管显示数字。
图2-1电路总原理图
;.
.
3 分步电路设计 3.1 控制电路的设计 3.1.1时钟发生单元
时钟发生器可以采用555定时器构成的多谐振荡器，555定时器是一种性能较好的时钟源，且构造简单。采用555定时器构成的多谐振荡器作为电子秒表的输入脉冲源。如图3-1所示。 1312111091514 图3-1 555引脚连线图
3.1.2计数器
74LS161集成芯片为集成4位二进制同步加法计数器，具有异步置0、同步并行置数、计数及保持功能。它有同步置数控制端LD，异步清零控制端CR，工作模式控制端CTT、CTP，时钟输入端CP，进位输出端CO，并行数据输入端D0～D3，计数输出端QO～Q3。各控制端控制权的优先级是CR最高，LD其次，最低CTT、CTP。74LS161的管脚图如图3-2所示。
3U14 QA QBQC QDQE QFQG 74LS247 ABCDBI/RBORBILTRVCC71264538U10QDC374R11k5CV2GNDTRTH6R22.4k1U16:A74LS00C110uFNE55521C24.7uF图3-2 74LS161管脚图
;.
单片机电子秒表课程设计
