公交车报站系统

由天下分享时间：2025/1/29 10:59:23 加入收藏我要投稿点赞

钦州学院课程设计报告

单片机内部振荡器电路 3.1.3复位电路的设计

89系列单片机与其他微处理器一样，在启动的时候都需要复位，使CPU及系统各部件处于确定的初始状态，并从初始状态开始工作。89系列单片机的复位信号是从RST引脚输入到芯片内的施密特触发器中的。当系统处于正常工作状态时，且振荡器稳定后，如RST引脚上有一个高电平并维持2个机器周期（24个振荡周期），则CPU就可以响应并将系统复位。复位时序如图3－7所示，因外部的复位信号是与内部时钟异步的，所以在每个机器周期的S5P2都对RST引脚上的状态采样。当在RST端采样到“1”信号且该信号维持19个振荡周期以后，将ALE和/PSEN接成高电平，使器件复位。在RST端电压变低后，经过1-2个机器周期后退出复位状态，重新启动时钟，并恢复ALE和/PSEN的状态。如果在系统复位期间将ALE和/PSEN引脚拉成低电平，则会引起芯片进入不定状态。

3.2语音模块电路简介

ISD4004系列语音芯片工作电压为+3V,单片录放时间8到16分钟,音质好,适用于移动电话及其他便携式电子产品中。芯片采用CMOS 技术,内含振荡器、防混淆滤波器、平滑滤波器、音频放大器、自动静噪及高密度多电平闪烁存储陈列。芯片设计是基于所有操作必须由微控制器控制,操作命令可通过串行通信接口(SPI或Microwire)送入。芯片采用多电平直接模拟量存储技术, 每个采样值直接存储在片内闪烁存储器中,因此能够非常真实、自然地再现语音、音乐、音调和效果声,避免了一般固体录音电路因量化和压缩造成的量化噪声和金属声。采样频率可以是4.0,5.3,6.4或8.0kHz，频率越低,录放时间越长,而音质则有所下降,片内信息存于闪烁存储器中,可在断电情况下保存一百年(典型值),可反复录音十万次。

第 7 页

刘良新单片机课程设计报告

3.2.1 ISD4004芯片内部逻辑结构

3.2.2 ISD4004芯片引脚描述

1）电源(VCCD,VCCA) 芯片内部数字电路电源正极引脚和模拟电路电源正极引脚。为使噪声最小,芯片的数字电路和模拟电路使用不同的电源供电,并且分别引到外封装的不同管脚上,数字和模拟电源端最好分别走线,尽可能在靠近供电端处相连,而去耦电容应尽量靠近器件。

2）地线(VSSD,VSSA) 芯片内部数字电路电源地线和模拟电路电源地线引脚。芯片的数字电路和模拟电路也要使用不同的地线。 3）同相模拟输入(ANA IN+) 录音信号的同相输入端。输入放大器可用单端或差分驱动。单端输入时,信号由耦合电容输入,最大幅度为峰-峰值32mV,耦合电容和本端的3KΩ电阻输入阻抗决定了芯片频带的低端截止频率。差分驱动时,信号最大幅度为峰-峰值16mV。 4）反相模拟输入(ANA IN-) 差分驱动时,这是录音信号的反相输入端。信号通过耦合电容输入,最大幅度为峰-峰值16mV。

5）音频输出(AUD OUT) 提供音频输出,可驱动5KΩ的负载。

6）片选(SS)此端为低,即向ISD4004芯片发送指令，两条指令之间为高电平。 7）串行输入(MOSI) 此端为串行输入端，主控制器应在串行时钟上升沿之前半个周期将数据放到本端,以供输入。

8）串行输出(MISO) 此端为串行输出端，芯片未被选中时,本端呈高阻态。 9）串行时钟(SCLK) 时钟输入端,由主控制器产生,用于同步MOSI 和MISO的数据传输。数据在SCLK上升沿锁存到芯片,在下降沿移出芯片。

10）中断() 本端为漏极开路输出。芯片在任何操作(包括快进)中检测到EOM或OVF时,本端变低并保持。中断状态在下一个SPI周期开始时清除。中断状态也可用RINT指令读取（OVF标志指示芯片的录/放操作已到达存储器的末尾；EOM标志只在放音中检测到内部的EOM标志时,此状态位才置1）。

11）行地址时钟(RAC) 漏极开路输出。每个RAC周期表示芯片存储器的操作进行了一行(ISD4004系列中的存储器共2400行)。该信号保持高电平175ms，低电平25ms。快进模式下,RAC 218.75μs是高电平，31.25μs为低电平。该端可用于存储管理技术。 12）外部时钟(XCLK) 本端内部有下拉元件。芯片内部的采样时钟在出厂前已调校,误差在1%以内。商业级芯片在整个温度和电压范围内, 频率变化在2.25%以内。工业级芯片在整个温度和电压范围内,频率变化在4%以内,此时建议使用稳

第 8 页

钦州学院课程设计报告

压电源。若要求更高精度,可从本端输入外部时钟。由于内部的防混淆及平滑滤波器已设定,故上述推荐的时钟频率不应改变。输入时钟的占空比无关紧要,因内部首先进行了分频。在不外接时钟时,此端必须接地。

13）自动静噪(AM CAP) 当录音信号电平下降到内部设定的某一阈值以下时,自动静噪功能使信号衰弱,这样有助于滤除无信号(静音)时的噪声。通常本端对地接1μF的电容,构成内部信号电平峰值检测电路的一部分。检出的峰值电平与内部设定的阈值作比较,决定自动静噪功能的翻转点。大信号时,自动静噪电路不衰减,静音时衰减6dB[7]。1μF 的电容也影响自动静噪电路对信号幅度的响应速度。本端接VCCA则禁止自动静噪。

ISD4004芯片实物图

ISD4004芯片引脚图

3.2.3 ISD4004芯片使用说明

1）串行外设接口ISD4000系列语音芯片工作于SPI串行接口。SPI协议是一个同步串行数据传输协议，设定微控制器的SPI移位寄存器在SCLK的下降沿将数据送至MISO引脚。以ISD4004为例，协议的具体内容如下： ①所有串行数据传输开始于下降沿。 ②在传输期间必须保持低电平，在两条指令之间则保持高电平。 ③数据在时钟上升沿移入，在下降沿移出。

④变低，输入指令和地址后，ISD4004才能开始录/放操作。 ⑤指令格式是(八位控制码)加（十六位地址码）。

⑥ISD4004的任何操作如果遇到EOM或OVF，则产生一个中断，该中断状态在下

第 9 页

刘良新单片机课程设计报告

一个SPI周期开始时被清除。

⑦使用“读”指令使中断状态位移出ISD4004的MISO引脚时，控制及地址数据也应同步从MOSI端移入。因此，要注意移入的数据是否与器件当前进行的操作兼容。当然，也允许在一个SPI周期里，同时执行读状态和开始新的操作（即新移入的数据与器件当前的操作可以不兼容）。⑧所有操作在运行位（RUN）置1时开始，置0时结束。

⑨所有指令都在SS端上升沿开始执行。

2）信息快进用户不必知道信息的确切地址就能快进跳过一条信息。信息快进只用于放音模式，放音速度是正常的1600倍，遇到EOM后停止，然后内部地址计数器1，指向下一条信息的开始处。 3）上电顺序器件延时TPUD（8KHz采样时，约为25ms）后才能开始操作。因此，用户发完上电指令后，必须等待TPUD，才能发出下一条操作指令。例如，从00处放音，应遵循如下时序: ①发POWER UP命令；

②等待TPUD（上电延时）；

③发地址值为00的SET PLAY命令； ④发PLAY命令。

器件会从00地址开始放音，当出现EOM时，立即中断，停止放音。如果从00处录音，则按以下时序： ①发POWER UP指令;

②等待TPUD（上电延时）； ③发POWER UP命令； ④等待2倍TPUD;

⑤发地址值为00的 SET REC命令； ⑥发REC命令。

器件便从00地址开始录音，一直到出现OVF（存储器末尾）时，录音停止。 4）指令码

5）SPI端口的控制位

第 10 页

钦州学院课程设计报告

6）SPI控制寄存器

SPI控制寄存器控制器件的每个功能，如录音、放音、信息检索（快进）、上电/掉电、开始/停止操作、忽略地址指针等。

注：IAB置0时，录/放操作从A9～A0地址开始