图片简介:
在一些实施例中，多个差分对迹线包括微带布线，且在该多个差分对迹线上形成层。在该多个差分对迹线上形成的层是厚焊接掩模、介电层、和/或具有高介电常数的焊接掩模。描述并要求保护其他实施例。
技术要求
1.一种装置，包括：
包括微带布线的多个差分对迹线；以及
形成在所述多个差分对迹线上的层，其中所述形成在所述多个差分对迹线上 的层是厚焊接掩模、介电层、和/或具有高介电常数的焊接掩模。
2.如权利要求1所述的装置，其特征在于，所述厚焊接掩模是其厚度比所述
多个差分对迹线高0.8密耳或更多的焊接掩模。
3.如权利要求1所述的装置，其特征在于，所述多个差分对迹线中的两个之
间的对间间距在4密耳到7密耳的范围内。
4.如权利要求2所述的装置，其特征在于，所述多个差分对迹线中的两个之
间的对间间距在4密耳到7密耳的范围内。
5.如权利要求1所述的装置，其特征在于，所述多个差分对迹线中的两个之
间的对间间距约为4密耳。
6.如权利要求2所述的装置，其特征在于，所述多个差分对迹线中的两个之
间的对间间距约为4密耳。
7.如权利要求1所述的装置，其特征在于，所述差分对迹线中的一个或多个
的宽度约为5密耳，所述差分对迹线中的一个或多个的对内间距约为5密耳，且/ 或所述差分对迹线中的两个或多个之间的对间间距为4密耳。
8.如权利要求1所述的装置，其特征在于，形成在所述多个差分对迹线上的
层降低所述多个差分对迹线之间的串扰。
9.如权利要求1所述的装置，其特征在于，形成在所述多个差分对迹线上的
层降低所述多个差分对迹线之间的远端串扰。
10.如权利要求1所述的装置，其特征在于，形成在所述多个差分对迹线上的
层增加电容耦合并消除电感耦合。
11.如权利要求1所述的装置，其特征在于，还包括介电层，包括微带布线的
所述多个差分对迹线形成在所述介电层上。
12.如权利要求1所述的装置，其特征在于，所述装置是印刷电路板。 13.一种装置，包括：
包括微带布线的一个或多个迹线；以及
形成在所述一个或多个迹线上的层，其中所述形成在所述一个或多个迹线上 的层是厚焊接掩模、介电层、和/或具有高介电常数的焊接掩模。
14.如权利要求13所述的装置，其特征在于，所述厚焊接掩模是其厚度比所
述一个或多个迹线高0.8密耳或更多的焊接掩模。
15.如权利要求13所述的装置，其特征在于，所述差分对迹线中的一个或多
个的宽度约为5密耳。
16.如权利要求13所述的装置，其特征在于，形成在所述一个或多个迹线上
的层降低两个或多个迹线之间的串扰。
17.如权利要求13所述的装置，其特征在于，形成在所述一个或多个迹线上
的层降低两个或多个迹线之间的远端串扰。
18.如权利要求13所述的装置，其特征在于，形成在所述一个或多个迹线上
的层增加电容耦合并消除电感耦合。
19.如权利要求13所述的装置，其特征在于，还包括介电层，其中包括微带
布线的所述一个或多个迹线形成在所述介电层上。
20.如权利要求13所述的装置，其特征在于，所述装置是印刷电路板。
说明书
微带布线的串扰降低相关申请
本申请涉及Xiaoning Ye的序列号为TBD，名称为“DIFFERENTIAL
SIGNAL CROSSTALK REDUCTION（差分信号串扰降低）”，且在与本申请
同一日期提交的美国专利申请。 技术领域
本技术大致涉及微带布线的串扰降低。 背景技术
微带布线通常被用于在诸如印刷电路板（PCB）的板上的迹线布线。然而， 同条状线布线相比，微带布线遭受到数量大得多的串扰。这是因为这个事实： 当使用微带布线时，存在比电容耦合（其导致负串扰值）更多的电感耦合（其 导致正串扰值）。微带迹线通常具有大的远端串扰（FEXT），其劣化了使用微 带迹线所传输的信号的质量。 附图说明
根据下文给出的详细描述和本技术的一些实施例的附图，将能更完整地理 解本技术，然而，这些详细描述和实施例的附图不应被视为将本技术限制为所 描述的具体实施例，而仅仅是为了说明和理解。 图1示出根据本技术一些实施例的系统。 具体实施方式
本技术的一些实施例涉及对微带布线的串扰降低。
在一些实施例中，多个差分对迹线包括微带布线，且在该多个差分对迹线 上形成层。在该多个差分对迹线上形成的层是厚焊接掩模、介电层、和/或具 有高介电常数的焊接掩模。
在一些实施例中，远端串扰（FEXT）被降低，且在诸如印刷电路板（PCB） 的板上需要更少量的占用面积（real estate）用于布线。
图1示出根据一些实施例的系统100。在一些实施例中，在板和/或PCB上 包括有系统100。在一些实施例中，系统包括电介质（和/或介电层和/或介电 衬底）102,第一差分信号传输对104，第二差分信号传输对106，和焊接掩模
108。
在一些实施例中，图1中的“s”表示对内间隔，图1中的“w”表示迹线 宽度，图1中的“d”表示对间间隔，图1中的“hus”表示电介质高度，图1 中的“Sm”表示焊接掩模高度，且图1中的“tus”表示迹线和镀铜高度。
在一些实施例中，第一差分信号传输对104和/或第二差分信号传输对106 是高速差分信号传输对。在一些实施例中，第一差分信号传输对104和/或第 二差分信号传输对106各自包括迹线和镀铜。在一些实施例中，使用微带迹线 布线来实现第一差分信号传输对104和/或第二差分信号传输对106。如上所讨 论的，微带迹线通常具有劣化信号质量的远端串扰（FEXT）。微带布线通常被 用在PCB布线中，尽管其所遭受的串扰要比条状线布线的串扰要大得多。这是 因为微带布线产生比电容耦合（其导致负的串扰值）更多的电感耦合（其导致 正的串扰值）。在一些实施例中，焊接掩模108高度（Sm）至少比第一差分信 号的迹线和镀铜高度大0.8密耳（就是说，焊接掩模108的厚度是0.8密耳或 更大）。
根据一些实施例，诸如焊接掩模108的焊接掩模被有意地加厚（例如，加 厚到0.8密耳或更大）。在一些实施例中，在迹线的顶部上（例如，在差分信 号104和/或106的迹线的顶部）包括有介电层。在一些实施例中，高介电常 数被用于焊接掩模（例如，焊接掩模108）中。在一些实施例中，在布线迹线 之间（例如，在差分信号104和/或106的迹线之间）设置更接近的间距。这 些实施例降低了发生在微带布线中的远端串扰（FEXT），同时允许在布线迹线 之间有更接近的间距，允许改进的布线密度。通过在布线迹线的顶部上提供额 外的电介质和/或在布线对的布线迹线之间提供更接近的间距，增加了电容耦 合，且消除了电感耦合。这对于和微带布线相关的FEXT问题的当前方案是一 项改进，当前方案中，使用了额外的间隔，且板上的占用面积藉此被限制了。 这一方案并非总是可行的方案，因为它导致了板上的占用面积问题。另一方面， 在一些实施例中，微带布线信号之间的间隔被减少，藉此增加了板上的占用面 积。
根据一些实施例，远端串扰（FEXT）被减少，藉此增加了信号传输性能。
微带布线的串扰降低的制作技术
