计算机组成原理期末模拟题

由天下分享时间：2025/2/3 19:52:13 加入收藏我要投稿点赞

一. 选择题

1?下列哪个不属于主机的组成部分？（ D） A.

运算器

B.控制器

C存储器 D.输出设备

2?计算机中有关 ALU的描述，（D）是正确的。 A. 只做算术运算，不做逻辑运算 B. 只做加法 C. 能存放运算结果 D. 以上答案都不对 3. A. 4.

方式。 A.

敏感的是（ A.链式查询

B?计数器定时查询

C独立请求

6-7 .现代计算机都具有两个存储层次，分别是（速度和容量价位分别接近（C） A. 主存-缓存层次和缓存-辅存层次 B. 缓存-主存层次和主存-辅存层次 C缓存-辅存层次和主存-辅存层次 A.前者前者 B后者后者

C前者

后者

D.后者

前者

PC自动加1.

8. 某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节若某转移指令所在主存地址为以后的目标地址是（C） A.2006H

B.2007H

C.2008H

D.2009H

一个容量为16KX 32位的存A）

0.5卩s,刷新周期为2ms，则对

储器，其地址线和数据线的总和是（ A.46

B.47

C.48

D.49

10. 对128*128矩阵的存储芯片进行刷新时，若存取周期为 A.32, 1936 A.1

B.64, 1936 B.2

C.32, 3872 C.3

D.64,3872 D.4

B）

2000H，相对位移量字段的内容为 06H，则该转移指令成功转

链式查询链式查询

在二种集中式总线控制中，（ C）方式响应时间最快。

B?计数器定时查询 C独立请求 D.都一样

在三种集中式总线控制中，控制线最多的是（ C）B?计数器定时查询 C独立请求 D.都一样

在三种集中式总线控制中，对线路故障最

A）方式。

D.都一样

B）,构成缓存、主存、辅存三级存储系统。

128行集中刷新共需（）卩s,其余的（）卩s用来读写或维持信息。（B）

11. 对采用低位交叉编址的多体存储器来说，第0块第1个（从0计起）地址应该编码为（D） 12. 下列关于I/O设备与主机信息传送的控制方式，说法正确的是（ A. 若主机和设备是串行工作的，那传送数据时用程序查询方式

B. 在微型机系统中，主机和高速硬盘进行数据交换一般采用程序中断方式 C. 直接存储器存取方式（DMA）的效率最高 D. 以上说法均不正确 13. 下列说法正确的是（A）

A. 当中断请求触发器INTR值为1时，表示该设备向 CPU提出中断请求

B. 当多个中断源向 CPU提出终端请求时，CPU在任何瞬间能同时接受多个中断源的请求 C. CPU接受级别最高的中断源的请求，但允许级别低的中断源中断正在运行的中断服务程序

D. 当中断屏蔽触发器 MASK值为0时，表示被屏蔽，即封锁其中断源的请求 14. 零地址运算指令在指令格式中不给出操作数地址，它的操作数来自（ A.立即数和栈顶

B.暂存器

C.栈顶和次栈顶

C）。

D.程序计数器自动加+1

15. 下列对各标志位理解正确的是（ B） A.负标志位（N）,结果为负，N=0 16. 下列说法正确的是（A）

A. 计算机操作的最小单位时间是时钟周期 B. 计算机主频的周期是指机器周期 C. 一个节拍信号的宽度是机器周期 D. 以上说法均不正确二. 填空题

1. 计算机的软件通常分两类：系统软件和应用软件。 2.

存储器数据寄存器。

3. 控制器由程序计数器（PC）、指令寄存器（IR）以及控制单元（CU 组成。 4.

线、地址总线、控制总线。

5. 总线性能指标包括总线宽度，总线带宽，总线复用，信号线数等等。 6.

对总线有无控制功能可分为 7.

总线判优控制可分为

式和分布式。常见的集中控制优先权仲裁方式有三种: 式查询、定时查询、独立请求。

8. 异步通信分为不互锁、半互锁、全互锁三种类型。 9. 等等。

10. 随机存储器随机二字表示的是壁。

12. 主存的技术指标有存储容量，存储谏度，存储带宽。

13. 常见的动态 RAM基本单元电路有三管式和单管式两种。他们的共同特点是靠电容

存储电荷的原理来寄存信息。电容电荷一般只能维持 1~2ms，因此必须在2ms内对其所有存储单元恢复一次原状态，这个过程称为

再生或者刷新。

程序访问的局部性原理

。

14. 高速缓冲存储器的依据是什么？指令和数据在主存的地址分布不是随机的，而是相对的簇聚，使得CPU在执行程序时，访存具有相对的局部性，称为 15. Cache主要由 Cache 存储体、地址映射变换机构

、Cache 替换机构几大模块纟组成。

能够在任意时刻在任意存储位置进行读写

。

11. 按在计算机系统中的作用不同，存储器主要分为

主存储器、辅助存储器、缓冲存储

根据存取方式，可以将存储器分为随机存储器、只读存储器

总线上所连接的各类设备，按其主设备和从设备。

集中链

按系统总线传输信息的不同，可分为三类：数据总

为了实现按地址访问的方式，分别是存储器地址寄存器

主存中还必须配置两个寄存器，，

B溢出标志位（V）,结果有溢出，V=1

C进位标志位（C），最低位有进位，C=1 D.奇偶标志位（P），结果呈奇数，P=1

16. 涉及写操作的信息一致问题，一般有写直达法和写回法两种解决方法。

17. 地址映射方法包括直接映射（固定的映射关系）、全相联映射（灵活性大的映射关系）、组相联映射（上述两种映射的折中）。

18. DMA与主存交换数据的方法：停止CPU访问主存 : 周期挪用：DMA和CPU交替。 19. 指令的一般格式是操作码字段 +地址码字段。

20. （A1） 0P（ A2） ->A3表达式的含义是取A1和A2中的内容进行 OP运算，结果存到 A3。

21. 机器中常见的操作数类型有地址、数字、字符、逻辑数据等。 22. 一般一个完整的指令周期应包括 24.

量法和软件杳询法。三. 判断题

1. 汇编语言具有通用性（错，由于汇编语言摆脱不了实际机器的指令系统，因此，汇编语言没有通用性）

2. DRAM进行集中刷新的时候，可以进行读写操作（错，不能进行读写操作，故刷新的这段时间又叫访存“死区”）

3?多体模块结构的存储器采用交叉编址后，可以在不改变每个模块存取周期的前提下，提高存储器的带宽（对）

4?就I/O中断来说，速度越高的I/O设备，优先级越高（对）

5?设备优先级的处理可以采用硬件方法，也可以采用软件方法。（对）四?简答题

1?冯诺依曼计算机的特点

（1 ）由运算器、控制器、存储器、输入设备、输出设备五大部件组成；（2 ）指令和数据以同一形式（二进制形式）存于存储器中；（3）指令由操作码、地址码两大部分组成；

（4）指令在存储器中顺序存放，通常自动顺序取出执行；（5 ）以运算器为中心（原始冯氏机）。 2?什么是总线？

总线是连接多个部件的信息传输线，是各部件共享的传输介质。 3?链式查询的控制线 BR BS BG分别做什么用？ BS总线忙，BR总线请求，BG总线同意。

4?总线的通信控制主要解决什么问题？包括哪几种方式？

总线的通信控制主要解决通信双方如何获知传输开始和传输结束， 5?什么叫同步通信，同步通信有什么优缺点？通信双方由统一时标控制数据传送的称为同步通信。的要求。

6?半同步通信有什么特点？适用于什么情况？

半同步通信既保留同步通信的基本特点，如所有的地址、数据、命令信号的发出时间，格参照系统时钟的某个前沿开始，而接收方都采用系统时钟后沿时刻来进行判断识别；异步通信那样，允许不同速度的模块和谐工作，为此增设一条“ 时钟（等待）周期的措施来协调通信双方的配合问题。 7?存储速度与存储带宽有什么区别？

存储速度是由存取时间和存取周期来表示的，位时间内存储器存取的信息量。

8?动态RAM有哪三种刷新的方式，它们的特点分别是什么？集中刷新：在最大刷新间隔时间内，集中安排一段时间进行刷新；

而存储带宽只与存储周期密切相关，

它表示单

但又包含了由许多工作速度差异较大的各类设备组成的简单系统。

都严又像

同步通信优点是规定明确、统一，模块

间的配合简单一致。其缺点是主、从模块时间配合属于强制性“同步”，必须在限定时间内完成规定

以及通信双方如何协调如

何配合。通常有四种方式：同步通信、异步通信、半同步通信、分离式通信。

取指、间址、执行、中断4个子周期。

中断服务程序入口地址的寻找有两种方法：硬件向23. 流水冲突的三种相关：结构相关、数据相关、控制相关。

WAIT”响应信号线，插入

半同步通信适用于系统工作速度不高

分散刷新：在每个读/写周期之后插入一个刷新周期，无异步刷新：是集中式和分散式的折衷。 9?什么是周期挪用？

CPU访存死时间；

每当I/O设备发出DMA请求时，1/0设备便挪用或窃取总线占用权一个或几个主存周期， DMA不请求时，CPU仍继续访问主存。

10. RISC是什么意思，与 CISC比较有什么优点？

而

RISC是精简指令系统计算机，与 CISC相比具有以下优点：充分利用 VLSI芯片的面积；提高计算机运算速度；便于设计，可降低成本，提高可靠性；有效支持高级语言程序。 11. 取值周期和间址周期的微操作分别是什么？取值周期微操作 PS MAR 1 TR

当前指令地址送 MAR 启动读操作

当前指令从存储器读至 MDR 当前指令送IR

M(MAR) T MDR

MDRT IR

OP(IRT CU 指令的操作码送至 CU译码

(PC+IT PC 形成下一指令地址。

间址周期微操作 Ad(IR)T MAR 1 TR 五.计算题

1?主存的 MAR有16位，MDR有32位，求其存储容量。

MAR的位数反映了存储单元的个数， MDR的位数反映了存储字长。

由于MAR有16位，根据2的16次方为65536，表示此存储体内有 65536个存储单元；而 MDR为32位，表示存储容量为 65536*32=2M 位，也就是 256KB。

2?某机字长为32位，其存储容量是 64KB,按字节变址其寻址范围是多少？按字编址其寻址范围是多少？

存储容量是64KB时，按字节编址寻址范围是 64KB,按字寻址范围则为 64KX 8 / 32=16K字。 3?设CPU共有16根地址线，8根数据线，并用 MREQ作访存控制信号(低电平有效)，用 WR作读写控制信号(高电平为读，低电平为写)。现有下列芯片及各种门电路(门电路自定)，如图所示。其中有 (1)

指出选用的存储芯片类型及数量；

2KX 8位、8KX 8位、32KX 8位的 ROM芯片；1KX 4位、2KX 8

存储芯片地址空间分配为：

(3)详细画出片选逻辑。

0?(2)

位、8KX 8位、16KX 1位、4KX 4位的RAM芯片，画出 CPU与存储器的连接图，要求： 8191为系统程序区；8192?32767为用户程序区。解：(1)转换成二进制地址码，确定其总容量。

(2) 根据地址范围的容量以及该范围在计算机系统中的作用，选择存储芯片。可以得到需使用8K*8位的ROM1片，使用 8K*8位的RAM3片。

(3) 分配CPU的地址线。将CPU的低13位地址(这里的13由8K算得，后面同理)与8K*8 位的ROM地址线相连；将 CPU的低13位地址与8K*8位的RAM地址线相连。剩下的高位地址与访存控制信号 MREQ共同产生存储芯片的片选信号。故可以画出片选逻辑。

4?设有4个模块组成的四体存储器结构，每个体的存储字长为 32位，存取周期200ns,假设数据总线宽度为32位，总线传输周期为 50ns,试求顺序存储和交叉存储的存储器带宽。 M(MAR) T ->NDR

指令的地址码字段T MAR 命令存储器读

有效地址从存储器中读至

MDR

解：顺序存储(高位交叉编址)和交叉存储(低位交叉编址)连续读出 4个字的信息量是 32*4=128 位。顺序存储存储器连续读出 4个字的时间：200ns*4=800ns=8*10^(-7)s

交叉存储存储器连续读出 4个字的时间：200ns+50ns*(4-1)=350ns=3.5*10A(-7)s 顺序存储器带宽：128/(8*10A(-7))=16*10A7bps 交叉存储器带宽：128/(3.5*10A(-7))=37*10A7bps

5?机器数字长为8位(含1位符号位在内)，写出对应下列各真值的原码、补码和反码。

-13/64 , 29/128 , 100, -87

解：真值与不同机器码对应关系如下：十进制 -13/64 29/128 100 -87 二进制 -0.001101 0.0011101 1100100 -1010111 原码 1.0011010 0.0011101 0,1100100 1,1010111 反码 1.1100101 0.0011101 0,1100100 1,0101000 补码 1.1100110 0.0011101 0,1100100 1,0101001 6?设浮点数格式为：阶码 5位(含1位阶符)，尾数11位(含1位数符)。写出51/128、 27/1024、7.375、-86.5所对应的机器数。要求如下： (1 )阶码和尾数均为原码； (2 )阶码和尾数均为补码； (3)阶码为移码，尾数为补码。

将十进制数转换为二进制： x1= 51/128=( 0.011 001 1)2

=2-1( 0.110 011)2

x2= -27/1024=( -0.000 001 101 1)2 =2-5( -0.110 11)2 x3=7.375=( 111.011)2

=2 ( 0.111 011)2

x4= -86.5=( -1 010 110.1)2 =27( -0.101 011 01)2 则以上各数的浮点规格化数为：

； 0101 (1) [x2]浮=1, 1.110 110 000 0 ； 1011 (2) [x2]浮=1, 1.001 010 000 0 ；

(3) [x2]浮=0, 1011 1.001 010 000 0

； 0011 (1) [x3]浮=0, 0.111 011 000 0 ；

(2) [x3]浮=0, 0011 0.111 011 000 0

； 0011 (3) [x3]浮=1, 0.111 011 000 0 ； 0111 (1) [x4]浮=0, 1.101 011 010 0 ；

(2) [x4]浮=0, 0111 1.010 100 110 0

； 0111 [x4]浮=1, (3) 1.010 100 110 0