响到整个系统的稳定性，有时甚至关系到设计的成败。
B. 在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用，同时还 要充分考虑到由于器件产生的电源噪声对下游的器件的影响，一般来说，采用总线 结构设计比较好，在设计时，还要考虑到由于传输距离过长而带来的电压跌落给器 件造成的影响，必要时增加一些电源滤波环路，避免产生电位差。
C. 在高速电路设计中，能否正确地使用去藕电容，关系到整个板的稳定性。 13．孤立铜区控制规则：
孤立铜区的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相接，有助于改善信号质量，
通常是将孤立铜区接地或删除。在实际的制作中，我们大多采用去除死铜的方式，或者在大面
积空旷处用过孔将顶层和底层连接接地以增大覆铜面积，提高抗干扰能力，同时对防止印制板
翘曲也有一定的作用。
14．重叠电源与地线层规则：
不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰，特别是一些电 压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间 隔地层。
画板心得
1.坚持正面横向走，反面纵向走的原则。
2.把最主的线先连好，再管其他的，这里主要的线一般是指线都围绕那个器件布开， 例如单片机 。
3.制版参数：线宽 8mil, 线距 8mil, 过孔内径 0.4mm, 外径 0.8mm 。
21
DRC 规则英文对照
一、Error Reporting 中英文对照
A ： Violations Associated with Buses 有关总线电气错误的各类型（共 12 项）
bus indices out of range 总线分支索引超出范围 Bus range syntax errors 总线范围的语法错误 Illegal bus range values 非法的总线范围值
Illegal bus definitions 定义的总线非法
Mismatched bus label ordering 总线分支网络标号错误排序
Mismatched bus/wire object on wire/bus 总线 / 导线错误的连接导线 / 总线 Mismatched bus widths 总线宽度错误
Mismatched bus section index ordering 总线范围值表达错误 Mismatched electrical types on bus 总线上错误的电气类型 Mismatched generics on bus(first index) 总线范围值的首位错误 Mismatched generics on bus(second index) 总线范围值末位错误 Mixed generics and numeric bus labeling 总线命名规则错误
B ：Violations Associated Components 有关元件符号电气错误（共 20 项）
Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用 Component Implementations with invalid pin mappings 元件管脚在应用中和 PCB 封装中 的 焊盘不符
Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失 Component contaning duplicate sub-parts 元件中出现了重复的子部分 Component with duplicate Implementations 元件被重复使用 Component with duplicate pins 元件中有重复的管脚
Duplicate component models 一个元件被定义多种重复模型 Duplicate part designators 元件中出现标示号重复的部分
Errors in component model parameters 元件模型中出现错误的的参数 Extra pin found in component display mode 多余的管脚在元件上显示 Mismatched hidden pin component 元件隐藏管脚的连接不匹配 Mismatched pin visibility 管脚的可视性不匹配
Missing component model parameters 元件模型参数丢失
Missing component models 元件模型丢失
Missing component models in model files 元件模型不能在模型文件中找到
22
Missing pin found in component display mode 不见的管脚在元件上显示 Models found in different model locations 元件模型在未知的路径中找到 Sheet symbol with duplicate entries 方框电路图中出现重复的端口 Un-designated parts requiring annotation 未标记的部分需要自动标号 Unused sub-part in component 元件中某个部分未使用
C ： violations associated with document 相关的文档电气错误（共 10 项）
conflicting constraints 约束不一致的
duplicate sheet symbol name 层次原理图中使用了重复的方框电路图 duplicate sheet numbers 重复的原理图图纸序号
missing child sheet for sheet symbol 方框图没有对应的子电路图 missing configuration target 缺少配置对象
missing sub-project sheet for component 元件丢失子项目
multiple configuration targets 无效的配置对象 multiple top-level document 无效的顶层文件
port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上 sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有
D ： violations associated with nets 有关网络电气错误（共 19 项）
adding hidden net to sheet 原理图中出现隐藏网络
adding items from hidden net to net 在隐藏网络中添加对象到已有网络中 auto-assigned ports to device pins 自动分配端口到设备引脚 duplicate nets 原理图中出现重名的网络
floating net labels 原理图中有悬空的网络标签
global power-objects scope changes 全局的电源符号错误 net parameters with no name 网络属性中缺少名称 net parameters with no value 网络属性中缺少赋值
nets containing floating input pins 网络包括悬空的输入引脚 nets with multiple names 同一个网络被附加多个网络名 nets with no driving source 网络中没有驱动
nets with only one pin 网络只连接一个引脚
nets with possible connection problems 网络可能有连接上的错误 signals with multiple drivers 重复的驱动信号
sheets containing duplicate ports 原理图中包含重复的端口 signals with load 信号无负载
signals with drivers 信号无驱动
unconnected objects in net 网络中的元件出现未连接对象
23
unconnected wires 原理图中有没连接的导线
E ： Violations associated with others 有关原理图的各种类型的错误 (3 项 )
No Error 无错误
Object not completely within sheet boundaries 原理图中的对象超出了图纸边框 Off-grid object 原理图中的对象不在格点位置
F ： Violations associated with parameters 有关参数错误的各种类型 same parameter containing different types 相同的参数出现在不同的模型中 same parameter containing different values 相同的参数出现了不同的取值
二、 Comparator 规则比较
A ： Differences associated with components 原理图和 PCB 上有关的不同 ( 共 16 项 )
Changed channel class name 通道类名称变化 Changed component class name 元件类名称变化 Changed net class name 网络类名称变化 Changed room definitions 区域定义的变化 Changed Rule 设计规则的变化
Channel classes with extra members 通道类出现了多余的成员 Component classes with extra members 元件类出现了多余的成员 Difference component 元件出现不同的描述 Different designators 元件标示的改变
Different library references 出现不同的元件参考库 Different types 出现不同的标准 Different footprints 元件封装的改变 Extra channel classes 多余的通道类 Extra component classes 多余的元件类 Extra component 多余的元件
Extra room definitions 多余的区域定义
B ： Differences associated with nets 原理图和 PCB 上有关网络不同（共 6 项）
Changed net name 网络名称出现改变
24
Extra net classes 出现多余的网络类
Extra nets 出现多余的网络
Extra pins in nets 网络中出现多余的管脚 Extra rules 网络中出现多余的设计规则
Net class with Extra members 网络中出现多余的成员
C ： Differences associated with parameters 原理图和 PCB 上有关的参数不同（共 3 项）
Changed parameter types 改变参数类型
Changed parameter value 改变参数的取值
Object with extra parameter 对象出现多余的参数
Violations Associated withBuses栏 —总线电气错误类型
（ 1 ）【 Bus indices out of range 】：总线分支索引超出范围。总线和总线分支线共同完成 电气连接，每个总线分支线都有自己的索引，当分支线索引超出了总线的索引范围时，将 违 反该规则。 （ 2 ）【 Bus range syntax errors 】：总线范围的语法错误。总线的命名通常是由系统缺省 设 置的，但用户也可以自己命名总线，当用户的命名违反总线的命名规则时，将违反该规则。 （ 3 ）【 Illegal bus definition 】：非法的总线定义。例如，总线与导线相连时，将违反该 规 则。
（ 4 ）【 Illegal bus range values 】：非法的总线范围值。总线的范围及总线分支线的数目， 当两者不相等时，将违反该规则。 （ 5 ）【 Mismatched bus label ordering 】：总线分支线的网络标号的错误排列。通常总线 分 支线是按升序或降序排列，不符合此条件时将违反该规则。
（ 6 ）【 Mismatched bus widths 】：总线宽度的不匹配。 （ 7 ）【 Mismatched Bus-Section index ordering 】：总线索引的错误排序。 （ 8 ）【 Mismatched Bus/Wire object in Wire/Bus 】：导线与总线间的不匹配。 （ 9 ）【 Mismatched electrical types on bus 】：总线上电气类型的错误。
（ 10 ）【 Mismatched Generics on bus(First Index) 】：总线范围值的首位错误。总线首位英 语总线分支线的首位对应，如果不满足，将违反该规则。 （ 11 ）【 Mismatched Generics on bus(Second Index) 】：总线范围值的末位错误。 （ 12 ）【 Mixed generic and numeric bus labeling 】：总线网络标号的错误。采用了数字和 符 号的混合编号。
25
Dxp2004教程
