(BR) + A （BR为22位的基址寄存器)或EA =（IX）+ A(IX为22位的变址寄存器)，便可访问4M存储空间。还可以通过16位的基址寄存器左移6位再和形式地址A相加，也可达到同样的效果。
总之，不论采取何种方式，最终得到的实际地址应是22位。
19. 某CPU内有32个32位的通用寄存器，设计一种能容纳64种操作的指令系统。假设指令字长等于机器字长，试回答以下问题：
（1）如果主存可直接或间接寻址，采用寄存器—存储器型指令，能直接寻址的最大存储空间是多少？画出指令格式并说明各字段的含义。
（2）在满足（1）的前提下，如果采用通用寄存器作基址寄存器，则上述寄存器—存储器型指令的指令格式有何特点？画出指令格式并指出这类指令可访问多大的存储空间？ 解：（1）如采用RS型指令，则此指令一定是二地址以上的地址格式，指令格式如下：
OP（6位） R（5位） 65
I(1位) A（20位） 操作码字段OP占6位，因为2>=64；
寄存器编号R占5位，因为2>=32；
间址位I占1位，当I=0，存储器寻址的操作数为直接寻址，当I=1时为间接寻址； 形式地址A占20位，可以直接寻址2字。
（2）如采用基址寻址，则指令格式中应给出基址寄存器号，以指定哪一个通用寄存器用作基址寄存器。指令格式变为： OP（6位） 源R（5位） I（1位） 32
20
X（1位） 目标R（5位） A（14位） 增加寻址特征位X，当X=1时，以目标寄存器R作为基址寄存器进行基址寻址。 基址寻址可访问存储空间为：2字。
第八章
1. CPU有哪些功能？画出其结构框图并简要说明各个部件的作用。 答：参考P328和图8.2。
2. 什么是指令周期？指令周期是否有一个固定值？为什么？ 解：指令周期是指取出并执行完一条指令所需的时间。
由于计算机中各种指令执行所需的时间差异很大，因此为了提高CPU运行效率，即使在同步控制的机器中，不同指令的指令周期长度都是不一致的，也就是说指令周期对于不同的指令来说不是一个固定值。
3. 画出指令周期的流程图，分析说明图中每个子周期的作用。 答：参看P343及图8.8。
4. 设CPU内有下列部件：PC、IR、SP、AC、MAR、MDR和CU。
（1）画出完成间接寻址的取数指令LDA@X（将主存某地址单元X的内容取至AC中）的数据流（从取指令开始）。
（2）画出中断周期的数据流。
解：CPU中的数据流向与所采用的数据通路结构直接相关，不同的数据通路中的数据流是不一样的。常用的数据通路结构方式有直接连线、单总线、双总线、三总线等形式，目前大多采用总线结构，直接连线方式仅适用于结构特别简单的机器中。
为简单起见，本题采用单总线将题中所给部件连接起来，框图如下：
busPCMARSPMDRCUIRAC地址线数据线控制线?
（1）LDA@X指令周期数据流程图：
PC→MARM(MAR)→MDR(MDR)→IRPC+1→PCAd(IR)→MARM(MAR)→MDRMDR→Ad(IR)Ad(IR)→MARM(MAR)→MDRMDR→AC（2）中断周期流程图如下：
SP-1→SPSP→MARPC→MDRMDR→M(MAR)向量地址→PC0→EINT
注：解这道题有两个要素，首先要根据所给部件设计好数据通路，即确定信息流动的载体。其次选择好描述数据流的方法，无论采用什么样的表达方式，其关键都要能清楚地反映数据在通路上流动的顺序，即强调一个“流”字。较好的表达方式是流程图的形式。
5. 中断周期前是什么阶段？中断周期后又是什么阶段？在中断周期CPU应完成什么操作？ 答：中断周期前是执行周期，中断周期后是取指周期。在中断周期，CPU应完成保存断点、将中断向量送PC和关中断等工作。
7. 什么叫系统的并行性？粗粒度并行和细粒度并行有何区别？
答：所谓并行性包含同时性和并发性。同时性是指两个或两个以上的事件在同一时刻发生，并发性是指两个或多个事件在同一时间段发生。即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同的功能，只要在时间上存在相互重叠，就存在并行性。
并行性又分为粗粒度并行和细粒度并行两类。粗粒度并行是指在多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般用算法实现。细粒度并行是指在处理机的指令级
和操作级的并行性。
8. 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪个更能提高处理机速度，为什么？
答：指令流水是指将一条指令的执行过程分为n个操作时间大致相等的阶段，每个阶段由一个独立的功能部件来完成，这样n个部件就可以同时执行n条指令的不同阶段，从而大大提高CPU的吞吐率。
指令二级流水和四级流水示意图如下：
IF，IDEX，WRIF，IDEX，WRIF，ID二级指令流水示意图EX，WRIF IDEX WREX WREX WRIF IDIF ID四级指令流水示意图
四级流水更能提高处理机的速度。分析如下：
假设IF、ID、EX、WR每个阶段耗时为t，则连续执行n条指令
采用二级流水线时，耗时为：4t+(n-1)2t=(2n+2)t 采用四级流水线时，耗时为：4t+(n-1)t=(n+3)t
在n>1时，n+3<2n+2，可见四级流水线耗时比二级流水线耗时短，因此更能提高处理
机速度。
17. 在中断系统中INTR、INT、EINT三个触发器各有何作用？
解：INTR——中断请求触发器，用来登记中断源发出的随机性中断请求信号，以便为CPU查询中断及中断排队判优线路提供稳定的中断请求信号。
EINT——中断允许触发器，CPU中的中断总开关。当EINT=1时，表示允许中断（开中断），当EINT=0时，表示禁止中断（关中断）。其状态可由开、关中断等指令设置。
INT——中断标记触发器，控制器时序系统中周期状态分配电路的一部分，表示中断周期标记。当INT=1时，进入中断周期，执行中断隐指令的操作。
24. 现有A、B、C、D四个中断源，其优先级由高向低按A、B、C、D顺序排列。若中断服务程序的执行时间为20μs，请根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。
解：A、B、C、D的响优先级即处理优先级。CPU执行程序的轨迹图如下：
程序D服务A服务B服务C服务B服务C服务0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 t/usB与C请求D请求B服务D服务A服务B服务B请求A请求
25. 某机有五个中断源L0、L1、L2、 L3、L4，按中断响应的优先次序由高向低排序为L0?
L1?L2?L3?L4，根据下示格式，现要求中断处理次序改为L1?L4?L2?L0?L3，根据下面的格式，写出各中断源的屏蔽字。 解：各中断源屏蔽状态见下表：
中断源 0 I0 I1 I2 I3 I4
屏蔽字 1 0 1 0 0 0 2 0 1 1 0 1 3 1 1 1 1 1 4 0 1 0 0 1 1 1 1 0 1 表中：设屏蔽位=1，表示屏蔽；屏蔽位=0，表示中断开放。
26. 设某机配有A、B、C三台设备，其优先顺序按A?B?C降序排列，为改变中断处理次序，它们的中断屏蔽字设置如下：
设备 A B C 断服务程序的执行时间均为20? s。
屏蔽字 111 010 011 请按下图所示时间轴给出的设备请求中断的时刻，画出CPU执行程序的轨迹。设A、B、C中解：A、B、C设备的响应优先级为A最高、B次之、C最低，处理优先级为A最高、C次之、B最低。CPU执行程序的轨迹图如下：
程序A服务B服务C服务0 10 20 30 40 50 60 70 80 90 t/usA请求B请求C请求
计算机组成原理课后答案（唐朔飞第二版）
