一、 简答题
1. 什么是嵌入式系统？嵌入式系统的特点是什么？ 答：以应用为中心，以计算机技术为基础，
软硬件可裁剪，适应应用系统对功能， 可靠性，成本，体积，功耗严格要求的专用计算机系统 特点：与应用密切相关，实时性，复杂的算法，制造成本，功耗，开发和调试，可 靠性，体积
2. 简要说明嵌入式系统的硬件组成和软件组成。 答:硬件组成：微处理器，存储器，输入设备
和输出设备。 软件组成：操作系统，文件系统，图形用户接口，网络系统，通用组建模块。 3. S3C2410A的AHB总线上连接了那些控制器？
理， Nandflash 控制器，储存器控制器。 APB通用异步收发器，内部集成电路总线（
IIC） , USB设备控制器，集成电路内部
声音总线（IIS）,MMC/SD/SDIO主控制器，通用I/O端口（ GPIO）,看门狗定时器（WDT）, 定时时钟（RTC，总线控制器，A/D转换器，串行外设接口，定时器 /脉宽调制。
4. ARM 体系结构支持几种类型的异常，并说明其异常处理模式和优先级状态？ 答，支持 7 种
类型的异常
异常处理过程：（进入异常）PS LR CPR9 SPSR设置CPSR勺运行模式位，跳转 到相应的异常处理程序，（异常返回）LFH PC, SPSR＞CPSR若在进入异常处理时 设置中断禁止位，要在此清楚，复位异常处理程序不需要返回。
Reset〉数据中指〉快速中断请求（F IQ） ＞中断请求（ 未定义指令和软件中止。
5. 存储器生长堆栈可分为哪几种？各有什么特点？
4 种，满递增堆栈，满递减堆栈，空递增堆栈，空递减堆栈。 6. 简述存储器系统层次结构及特点。
答：层次结构：包括Cache，主存储器和辅助存储器 特点：
7. 简述I2S总线接口的启动与停止过程
IRQ） ＞指令预取中止〉
APB总线上连接了那些部件？
AHB: LCD控制器，LCD DMA总线控制器，USB主控制器，中断控制器，ExtMaster, 电源管
。
通过I2S控制寄存器IISCON控制，当控制寄存器IISCON的地址为O=I2S禁止（停止）； 当控制寄存器IISCON的地址为1=I2S允许（开始）。
8. 简述 ARM 系统中的中断处理过程。 中断处理过程包括：中断请求、中断排队或中断判优、中断响应、中断处理和中断返回
9. ARM 微处理器支持哪几种运行模式？各运行模式有什么特点？
User：用户模式。绝大部分的任务执行都在这种操作模式下，此为正常的程序执行 模式。 FIQ:快速中断模式。支持数据传送或通道处理。 IRQ:普通中断模式。用于一半中断处理。
Supervisor :管理模式。一种操作系统受保护的方式。
Abort ：中止模式。在访问数据中止后或指令预取中止后进入中止方式。 System：系统模式。是操作系统一种特权级的用户方式。 Undef：未定义模式。当执行未定义指令时会进入这种操作模式。
10. 当PCLK=66.5MHz时，选择不同的时钟分频(1/2、1/4、1/8、1/16)输入，分别计算 定时器最
小分辨率、最大分辨率及最大定时区间。
答：最小分辨率：定时器输入时钟频率 =PCLK/ {prescaler+1
ividerW }=66 .5/{0+1}/{2}=33.2500(MHz)
}/ { d
一个计数脉冲时间=1/33.2500MHz=0.0300(us) 最大分辨率：定时器输入时钟频率
=PCLK/{ 255+1 } /{2}=66.5/256/2=129.8828
一个计数脉冲的时间 =1/129.8828=7.6992 ( us)
最大定时区间：由于 TCNTBn=65535,计数到0共65536个计数脉冲， 所以 65536*7.6992=0.5045 (sec)。
11. 分析如图所示I2S总线时序图，说明其操作过程。
WS
x——xTx―X^BXMSB)C
沁
WORD n-1
WORD n
WORD nH
尺IGHT CHANNEL LEFT CHANNEL RIGHT CHANNEL
12. S3C2410A与UAD1341通过I2S总线接口连接，试述音频数据传送过程。
答：处理器通过IIS总线接口，控制音频数据在
s3c2410内存与UDA1341TS之间传
送。连接在UDA1314TS上的麦克风信号在 UDA1314内部经过A/D转换器，转换成 二进制数，串行通过DATAO引脚送到S3C2410的IIS模块，在IIS模块中数据转换成 并行数据然后使用通常存取方式或
DMA存取方式，将并行数据保存的内存中，而
DMA存取方式，将数据并行传送到
内存中要输出的音频数据使用通常存取方式或
IIS模块在IIS中转换成串行数据，串行通过 DATAI引脚送到UDA1314TS,在片内经 过D/A转换器，变成模拟信号，经过驱动器，驱动扬声器。 13. 简述LCD控制器组成及数据流描述。
系统总
LCD控制器包括：REGBBANK LCDCDMA TMEGEN, LPC定时控制逻辑单元， 以及 VIDEOMUX组成。
VIDPRCS
当传送请求由总线仲裁器接收时， 4个连续的字数据由系统存储器帧缓冲区传送到
LCDCDMA内的FIFQ 全部FIFO大小为28个字，分别由12个字的FIFOL和16个字的
FIFOH组成。使用FIFOL和FIFOH,用来支持双扫描显示模式，在单扫描显示模式，仅 有FIFO中一个，即FIFOH能够被使用。 14.
以下是S3C2410A的串口逻辑方框图，试分析其组成和工作原理。
Transmitter
Peripheral BUS
Un FIFO mode, all 16 Byle of Buffer register are used as FIFO regislef- non-FUFO mode, only 1 Byte of Buffer register is used as Holding register.
嵌入式系统原理及接口技术复习题
