12位 4通道 极低功耗 电压输出 内置2.5V 2ppm/℃参考的数模转换器
特性
? 相对精度：0.5LSB ? 内置2.5V参考电压 ? 上电自动复位到0
? 低功耗：5V供电时电流1mA ? 宽电压范围：+2.7V—+5.5V 简述
DAC7564是一个低电耗、电压输出、4通道、12位数模转换器。该芯片内置2.5V，2ppm/℃的参考电压，输出电压最大为2.5V。该芯片具有良好的线性。DAC7564使用一个3线串行接口，该接口的时钟可以高达50MHz。
DAC7564包含上电复位电路，确保DAC上电后输出0并且一直保持直至有效数值写入。 引脚说明
引脚说明
引脚号 1 2 3 4 5 6 7 8 9 引脚名称 VoutA VoutB DAC A的模拟电压输出 DAC B的模拟电压输出 说明 VrefH/VrefOUT 参考电压输入的正极/如果使用内置参考电压，该脚是2.5V参考电压输出 AVdd VrefL GND VoutC VoutD SYNC 电源输入，2.7V—5.5V 参考电压输入的负极 地 DAC C的模拟电压输出 DAC D的模拟电压输出 控制输入，电平控制（低电平有效）。该输入是数据输入的同步信号。当SYNC变成低电平，它启动输入移位寄存器，在随后的时钟的下降沿数据将被采样。在接下来的第24个时钟，DAC输出将更新。如果在此之前SYNC又变成了高电平，电平的上升沿将中断写操作。 串行时钟输入，最高50MHz。 串行数据输入端，数据在时钟的下跳沿，将被串入24位的移位寄存器 数字部分的供电电源 可用于设置芯片地址 可用于设置芯片地址 SPI串行接口的使能端（低电平有效） 装载DACs；上升沿有效，装载所有的DAC寄存器 10 11 12 13 14 15 16 SCLK DIN IOVdd A0 A1 ENABLE LDAC
串行口写操作时序
操作原理
数模转换部分（DAC）
芯片DAC部分如图，
当DAC7564输入码为二进制，电压输出用以下公式计算：
式中DIN=装入DAC寄存器的二进制数的等效十进制数，它的取值范围是0—4095；X代表通道A、B、C、D。
内部参考电压
DAC7564芯片包含一个2.5V的内置参考电压，芯片的缺省状态使用该电压。内部参考电压可以在VrefH/VrefOUT脚输出，我们推荐在VrefH/VrefOUT引脚和GND之间接入一个100nF的电容滤除噪声。 使用/不使用内部参考电压
DAC7564的内部参考电压缺省状态下自动使用，然而，您也可以不使用该参考电压，而使用外接的参考电压。我们可以从串行口输入一个24位的命令，芯片将改变缺省设置。这里不深入研究。
串行接口
DAC7564有一个3线串行接口（SYNC，SCLK和DIN），与SPI，QSPI等标准匹配。
DAC7564的输入移位寄存器是24位的，DB23-DB16是8个控制位，DB15—DB4是12个数据位，DB0—DB3是4个无关位，可以忽略。所有的24位数据在时钟脉冲SCLK的控制下进入寄存器。DB23最先装入。DAC7564收到所有的24位数据解码前8位决定DAC的操作/控制模式。接下来的12位数据决定模拟量输出。数据格式是：全0对应0V，全1对应满量程（Vref-1LSB），也就是0FFFH对应满量程。
写时序从SYNC线变成低电平开始，DIN口的数据在SCLK的每个下跳沿逐位进入24位移位寄存器。串行时钟的频率最高可达50MHz。在串行时钟的第24个下跳沿，最后的数据位进入移位寄存器，移位寄存器锁定。再有时钟脉冲也不会改变移位寄存器的内容。当24位数据被锁存入移位寄存器后，高8位用作控制位，接下来的12位为数据位。串行时钟的第24个下跳沿后，DAC7564将解码并完成相应的操作，而不必等待SYNC的上升沿。新的写入时序需要SYNC的下一个下跳沿。如果在第24个下跳沿之前，SYNC的电平上升为高电平，本次操作将中断，但不会影响输出。
IOVdd和电压变换
IOVdd引脚给DAC7564的数字部分供电。对于单电源系统，可以把它和AVdd接在一起。对于双电源系统，数字逻辑部分使用IOVdd供电，而模拟部分使用AVdd供电。
输入移位寄存器
DAC7564支持几条命令：（只介绍最常用几条）
DB21=0 DB20=0：单通道存储命令
对应一个DB18和DB17选择的DAC对应的移位寄存器的内容被更新。也就是说，只更新某一个移位寄存的内容，该移位寄存器具体和哪一个DAC通道对应，根据DB18和DB17的内容确定。 DB21=0 DB20=1：单通道更新命令
一个DAC通道的移位寄存器和内容和DAC寄存器的内容同时被更新。 DB21=1 DB20=0：同时更新
一个通道的移位寄存器内容更新，所有DAC输出通道同时更新。
LDAC功能
DAC7564有两个更新：软件更新和硬件更新。DAC的双缓冲使得新的的数据被送入芯片而不会干扰模拟量输出。
DAC7564的数据在第24个下跳沿同步更新，对于这种同步更新，LDAC引脚直接接地而不需专门关注。如果要使用LDAC引脚功能，应该使用单通道
存储命令（LD1=LD0=0），LDAC引脚接一个上跳沿，所有通道将同时被更新。
ENABLE 引脚
对于正常操作，该引脚接低电平。如果该引脚接入高电平，DAC7564的串行口将停止工作。
操作举例
下例A0和A1同时接地
例1：通道A—D的移位寄存器逐个刷新，DAC A—D同时更新 第1步：更新通道A的移位寄存器 DB23 （A1） 0 DB23 （A1） 0 DB23 （A1） 0 DB23 （A1） 0 DB22 （A0） 0 DB22 （A0） 0 DB22 （A0） 0 DB22 （A0） 0 DB21 DB20 DB19 DB18 DB17 (DACSEL1) (DACSEL0) （LD1） （LD0） 0 0 0 0 0 DB16 (PD0) 0 DB16 (PD0) 0 DB16 (PD0) 0 DB16 (PD0) 0 DB15 D11 DB15 D11 DB15 D11 DB15 D11 DB14 D10 DB14 D10 DB14 D10 DB14 D10 DB13 D9 DB13 D9 DB13 D9 DB13 D9 DB12-DB4 D8-D0 DB12-DB4 D8-D0 DB12-DB4 D8-D0 DB12-DB4 D8-D0 DB3-DB0 × DB3-DB0 × DB3-DB0 × DB3-DB0 × 第2步：更新通道B的移位寄存器 DB21 DB20 DB19 DB18 DB17 (DACSEL1) (DACSEL0) （LD1） （LD0） 0 0 0 0 1 第3步：更新通道C的移位寄存器 DB21 DB20 DB19 DB18 DB17 (DACSEL1) (DACSEL0) （LD1） （LD0） 0 0 0 1 0 第4步：更新通道D的移位寄存器，同时更新所有通道输出 DB21 DB20 DB19 DB18 DB17 (DACSEL1) (DACSEL0) （LD1） （LD0） 1 0 0 1 1 第4个写序列后，同时更新。
DAC7564中文简明使用手册
