数字电子技术基础-康华光第五版答案
(2)CS 信号不能有两个或两个以上同时有效,否则两个不同的信号将在总线上发生冲突,即总线不能同时既为 0 又为 1.
(3)如果所有 CS 信号均无效,总线处于高阻状态.
3.1.12 试分析 3.1.12 所示的 CMOS 电路,说明它们的逻辑功能
(A ) (B )
C ( )
D ( )
解:对于图题 3.1.12(a)所示的 CMOS 电路,当EN =0 时, TP2和 均导通, 和TN2 TP1 TN1
构成的反相器正常工作,L= A,当EN =1 时, 和 均截止,无论TP2 平还是
TN2 A 为高电
低电平,输出端均为高阻状态,其真值表如表题解 3.1.12 所示,该电路是低电平使能三态非门,其表示符号如图题解 3.1.12(a)所示。
图题 3.1.12(b)所示 CMOS 电路,EN =0 时, 导通,或非门打开, 和 构成反TP2 TP1 TN1
相器正常工作,L=A;当EN =1 时, 截止,或非门输出低电平,使 截止,输出端TP2 TN1 处于高阻状态,该电路是低电平使能三态缓冲器,其表示符号如图题解 3.1.12(b)所示。 同理可以分析图题 3.1.12(c)和图题 3.1.12(d)所示的 CMOS 电路,它们分别为高电平使能三态缓冲器和低电平使能三态非门 ,其表示符号分别如图题 3.1.12(c)和图题 3.1.12(d)所示。 0 0 A 0 1 L 1 0 9 / 37
数字电子技术基础-康华光第五版答案
1 1 0 1 高阻 3.1.12(a) 0 0 1 1 A 0 1 0 1 L 0 1 高阻 高阻 3.1.12(b) EN 0 0 1 1 A 0 1 0 1 3.1.12(c L 高阻 高阻 0 1 0 0 1 1 A 0 1 0 1 3.1.12(d) L 1 0 高阻 高阻
3.2.2 为什么说 TTL 与非门的输入端在以下四种接法下,都属于逻辑 1:(1)输入端悬空; (2)输入端接高于 2V 的电源;(3)输入端接同类与非门的输出高电压 3.6V;(4)输入端接 10kΩ的电阻到地。 解:(1)参见教材图 3.2.4 电路,当输入端悬空时,T1 管的集电结处于正偏,Vcc 作用于 T1 的集电结和 T2 , T3 管的发射结,使 T2 , T3 饱和,使 T2 管的集电极电位 Vc2=VcEs2+VBE3=0.2+0.7=0.9V,而 T4 管若要导通 VB2=Vc2≥VBE4+VD=0.7+0.7=1.4V,故 T4 截止。又因 T3 饱和导通,故与非门输出为低电平,由上分析,与非门输入悬空时相当于输入逻辑 1。 (2) 当与非门输入端接高于 2V 的电源时,若 T1 管的发射结导通,则 VBE1≥0.5V,T1 管
的基极电位 VB≥2+ C1=2.5V。而 VB1≥2.1V 时,将会使 T1 的集电结处于正偏,T2,T3 处于饱和状态,使 T4 截止,与非门输出为低电平。故与非门输出端接高于 2V 的电源时,相当于输入逻辑 1。 (3) 与非门的输入端接同类与非门的输出高电平 3.6V 输出时,若 T1 管导通,则
VB1=3.6+0.5=4.1。而若 VB1>2.1V 时,将使 T1 的集电结正偏,T2,T3 处于饱和状态,这时
VB1 被钳位在 2.4V,即 T1 的发射结不可能处于导通状态,而是处于反偏截止。由(1)(2),当 VB1≥2.1V,与非门输出为低电平。
10 / 37
数字电子技术基础-康华光第五版答案
(4) 与非门输入端接 10kΩ的电阻到地时,教材图 3.2.8 的与非门输入端相当于解 3.2.2
图
所示。这时输入电压为 VI=(Vcc-VBE)=10(5-0.7)/(10+4)=3.07V。若 T1 导通,
则 VBI=3.07+ VBE=3.07+0.5=3.57 V。但 VBI 是个不可能大于 2.1V 的。当 VBI=2.1V 时,将使 T1 管的集电结正偏,T2,T3 处于饱和,使 VBI 被钳位在 2.1V,因此,当 RI=10kΩ时,T1 将处于截止状态,由( 1 )这时相当于输入端输入高电平。
3.2.3 设有一个 74LS04 反相器驱动两个 74ALS04 反相器和四个 74LS04 反相器。(1)问驱动门是否超载?(2)若超载,试提出一改进方案;若未超载,问还可增加几个 74LS04 门? 解:(1)根据题意,74LS04 为驱动门,同时它有时负载门,负载门中还有 74LS04。 从主教材附录 A 查出 74LS04 和 74ALS04 的参数如下(不考虑符号) 74LS04:IOL(max) =8mA, IOH (max) =0.4mA; IIH(max) =0.02mA. 4 个 74LS04 的输入电流为:4 IIL(max) =4 × 0.4mA=1.6mA,
4 IIH(max) =4 × 0.02mA=0.08mA
2 个 74ALS04 的输入电流为:2 IIL(max) =2 × 0.1mA=0.2mA,
2 IIH(max) =2 × 0.02mA=0.04mA。
① 拉电流负载情况下如图题解 3.2.3(a)所示,74LS04 总的拉电流为两部分,即 4 个
74ALS04 的高电平输入电流的最大值 4 IIH(max) =0.08mA 电流之和为
0.08mA+0.04mA=0.12mA.而 74LS04 能提供 0.4mA 的拉电流,并不超载。
② 灌电流负载情况如图题解 3.2.3(b)所示,驱动门的总灌电流为 1.6mA+0.2mA=1.8mA.
而 74LS04 能提供 8mA 的灌电流,也未超载。
(2)从上面分析计算可知,74LS04 所驱动的两类负载无论书灌电流还是拉电流均未超
3.2.4 图题 3.2.4 所示为集电极门 74LS03 驱动 5 个 CMOS 逻辑门,已知 OC 门输管
截止时的漏电流=0.2mA;负载门的参数为:=4V,=1V,==1A 试计算上拉电阻的值。
11 / 37
数字电子技术基础-康华光第五版答案
从主教材附录 A 查得 74LS03 的参数为:VOH(min) =2.7V,VOL(max) =0.5V,IOL(max) =8mA.根据式(3.1.6)形式(3.1.7)可以计算出上拉电阻的值。灌电流情况如图题解 3.2.4(a)所示, 74LS03 输 出 为 低 电 平 , IIL total(
)
=5 IIL =5 × 0.001mA=0.005mA, 有
Rp(min) =
VDD ?VOL(max) =
IOL(max) ?IIL total( ) (8?0.005)mA
(5?4)V ≈0.56KΩ
拉电流情况如图题解 3.2.4(b)所示,74LS03 输出为高电平,
IIH total( ) =5 IIH =5 × 0.001mA=0.005mA
由于VOH(min) RP(max) = VDD ?VoH(min) IOL total( ) +IIH total( ) (0.2?0.005)mA = (5?4)V =4.9KΩ 综上所述,RP 的取值范围为 0.56Ω~4.9Ω 3.6.7 设计一发光二极管(LED)驱动电路,设 LED 的参数为VF =2.5V, ID =4.5Ma;若VCC =5V,当 LED 发亮时,电路的输出为低电平,选出集成门电路的型号,并画出电路图. 解:设驱动电路如图题解 3.6.7 所示,选用 74LSO4 作为驱动器件,它的输出低电平电流 12 / 37 数字电子技术基础-康华光第五版答案 OL (max ) =8 OL ( max ) =0.5 I mA, V V,电路中的限流电阻 CC ? F ? ax ) V VV OL (m(5 2.5 0.5) v R= = ?? Ω ≈444 I D 4.5 mA 第四章 组合逻辑 习题解答 4.1.2 组合逻辑电路及输入波形(A.B)如图题4.1.2所示,试写出输出端的逻辑表达式并画出输出波形。 解:由逻辑电路写出逻辑表达式 L = AB+ AB = A B 首先将输入波形分段,然后逐段画出输出波形。 当A.B信号相同时,输出为1,不同时,输出为0,得到输出波形。 如图所示 4.2.1 试用2输入与非门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时,输出为0;输入大于等于3时,输出为1。 13 / 37
数字电子技术基础康华光第五版答案
![](/skin/haowen/images/icon_star.png)
![](/skin/haowen/images/icon_star.png)
![](/skin/haowen/images/icon_star.png)
![](/skin/haowen/images/icon_star.png)