12计师一班 设计题目：数字电子时钟 组员：黄土标、黄维超、蔡荣达、孙清玉
《数字逻辑》 课程设计报告
设计题目：数字电子钟
组员：黄土标 黄维超 蔡荣达 清玉 指导老师：麦山 日期：2013/12/27
摘要 数字电子钟是一种用数字显示秒、分、时的计时装置，本次数字时钟电路设计采用GAL系列芯片来分别实现时、分、秒的24进制和60进制的循环电路，并支持手动清零和校正的功能。
关键词 数字电子钟；计数器；GAL；4040芯片；M74LS125AP三态门
1设计任务及其工作原理
1.1设计任务
设计一台能显示时，分，秒的数字电子钟。 技术要求:
(1)秒、分为00～59六十进制计数器。 (2)时为00～23二十四进制计数器。
(3)可手动校正：能分别进行秒、分、时 的校正。只要将开关置于手动位置，可分别对秒、分、时 进行手动脉冲输入调整或连续脉冲输入校正。并且可以手动按下脉冲进行清零。 1.2工作原理
本数字电子钟的设计是根据时、分、秒各个部分的的功能的不同，分别用GAL16V8D设计成六十进制计数器和用GAL22V10。秒的个位，设计成十进制计数器，十位设计成六进制进制计数器（计数从00到59时清零并向前进位）。分部分的设计与秒部分的设计完全相同；时的个位，设计成二进制计数器，十位设计为四进制计数器，当时钟计数到23时59分59秒时，使计数器的小时部分清零，进而实现整体循环计时的功能。
2电路的组成
2.1 计数器部分：利用GAL16V8D和GAL22V10芯片分别组成二十四进制计数器和六十进制计数器，它们采用同步连接，利用外接标准脉冲信号进行计数。
2.2 显示部分：将三片GAL芯片对应的引脚分别接到实验箱上的七段共阴数码显示管上，根据脉冲的个数显示时间。
3.3 分频器：由于实验箱上提供的时钟脉冲的时间间隔太小，所以使用GAL16V8D和GAL16V8D、4040芯片和M74LS125AP三态门芯片设计一个分频器，使连续输出脉冲信号时间间隔为0.5s
3设计步骤及方法 3.1 分和秒部分的设计：
分和秒部分的设计是采用GAL16V8D芯片来设计的60进制计数器，具体设计如图
. . .
1示：
图1 分和秒部分设计图
秒部分的设计是秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成从00-59的六十进制计数器。当计数到59时清零并重新开始计数。
3.2 小时的设计：
具体设计如图2示：
. . .
图2 小时部分设计图
小时部分的设计是二十四进制的计数器，由00到23的二十四进制循环计数。
3.3 分频器的设计
分频器的设计原理是通过计数器把时钟源脉冲的频率降低。 因T = 1/f,f=0.1M 要使T=0.5s,则有f = 2 所以0.1M / X = 2，得X=50000
所以得做一个模为50000的计数器，这里用GAL16V8D、4040和M74LS125AP三态门来构建。
. . .
图3 分频器设计图
6电路总体说明：
正常显示：
首先手动按下脉冲，进行手动清零。然后在外接分频器的作用下,将开关1打开，秒加法计数器开始记数，通过七段数码显示管显示秒的数字。当经过60个脉冲信号后，秒计数器完成一次循环。当秒计数器的由59变为00时，co由低电平跳到高电平，致使分加法计数器的cen使能端有效，分加法计数器加一，完成秒向分的进位。分进时和秒进分的原理一样。
手动清零：按下脉冲。 手动校正： 原理如下表： cen adj 状态 1 X 计数 0 0 保持
0 1 校正（不进位）
电路图总体设计如图3所示：
. . .
数字电子时钟逻辑电路设计说明
