数字电路与逻辑设计复习资料
一、单项选择题
1. 十进制数53转换成八进制数应为（B ）。 A. 64 B. 65 C. 66 D. 110101
2. 将十进制数（18） 10转换成八进制数是（B）0 A. 20 B. 22 C. 21 D. 23
3. 十进制数53转换成八进制数应为（D ） A. 62 B.63 C. 64 D.
65
4. 当逻辑函数有n个变量时，共有（D ）种取值组合。 A. n B. 2n C. n2
D. 2n
A ）处理。 D. C
异或门
以上都不正确
5. 为了避免干扰，MOST门的多余输入端不能（ A. 悬空B. 接低电平C.与有用输入端并接 6. 以下电路中可以实现“线与”功能的有（
A. TTL与非门 B. TTL 或非门 C. OC门 D. TTL
7. 用6264型RAM勾成一个32K 8位的存储器，需要（D ）根地址线。 A. 12 B. 13 C. 14 D.
15
8. 同步时序电路和异步时序电路比较，其差异在于后者（ B ） o A.没有触发器 C.没有稳定状态
B. D.
没有统一的时钟脉冲控制 输出只与内部状态有关
9. 用6264型RAM勾成32K 32位的存储器，需要（D ）片进行扩展。 A. 4
B. 8
C. 14
D. 16
10. 逻辑函数 F 二A 二（A 二 B） = （ D ）o A. AU B B. A
C.
A- B D. B
11. 函数F二ABC - ABCD的反函数为（C ）。
A. F =(A C. F = (A
B C)(A B C D) B. F=(ABC)(ABCD)
B C)(A B C D) D. F = A B C A B C D
12. 在图1所示的TTL电路中，输出应为(B ) o A . F = 0 B. F= 1 C. F = A D. F = A
1000
13. 将F =ABC ACD CD展开成最小项表达式应为（ A ） A. ' m(0,3,4,7,8,12,14,15) C. '、m(0,2,4,7,8,12,14,15)
B. D.
、m(0,3,4,7,8,12,13,15)
'、m(0,3,4,7,8,11,14,15)
14. 用异或门实现反相功能，多余输入端应接( B )o A.地
B.高电平 C. 低电平 D.
以上都不正确
15. 同A BC相等的逻辑函数表达式是( D )o A. A(B C) B. (A B)(A C) C. A(B C) D. (A B)(A C) 16.
图2是CMO电路，则输出 （C
B. D.
）。
Y = ABCLJDEF
Y =(A + B+CU(D + E +F)
+10V
A. Y =A +B +C +D +E +F C. Y = A + B +CLD + E + F
A
E ------- C
>i
a
”
r R
T
D
>1
E——
￥
图2
17. 下面可以实现线与的是（ B ）。
A. TTL门 B. OC门 C.三态门 D.以上都不可以
18. 用6264型RAM勾成一个16K 8位的存储器，需要（ A ）根地址线。
A. 14 B. 13 C. 12 D. 11 19、三变量函数F（A,B,C）=A+BC的最小项表示中不含下列哪项（A ）
A. m2 B.m5 C. m3 D. m7 20、一片64kx 8存储容量的只读存储器（ROM,有（C ）。A. 64条地址线和8条数据线 B.64条地址线和16条数据线 C. 16条地址线和8条数据线 D.16条地址线和16条数据线 21、16个触发器构成计数器，该计数器可能的最大计数模值是 (D )。
22、一个64选1的数据选择器有（A ）个选择控制信号输入端 A. 16 B.32 C. 16 D. 2
16
A. 6 B. 16 C. 32 D. 64
23、 函数F = A（A二B）的结果是（C ）。 A. AB B. AB C. AB D. AB
24、 芯片 74LS04中, LS表示：（B ）。
A.高速COMS B.低功耗肖特基C.低速肖特基 D.低密度高速 25、 下列等式不正确的是（C ）。
A. ABC = A B C; B. （A+B）（A+C）=A+BC C. A（A B） = A B; D.
AB AC BC =AB AC
26?用或非门构成钟控R-S触发器发生竞争现象时，输入端的变化是（ A ） A 00—11
B 、01 —10 C 、11 — 00
D 、10— 01
27. 对n个变量，最小项的个数为（C ）。 A. n
B.
2n -1
C. 2n D.
2n 1
28. 使用TTL集成门电路时，为实现总线系统应该选用（ B ）门电路'
A.集电极开路TTL与非门 B.三态输出门
C. TTL或非门
D. OD
门
29. 芯片74LS00中，LS表示 （ B ）
A.高速COMS B.低功耗肖特基 C.低速肖特基 D.低密度高速
30. 将一个JK触发器转变成T触发器，JK触发器的输入应该采取的连接方式：（C ）
J =T
J =1 J 二T J
A. K 二T B. K \K 二T D. K 二T
31. 对于含有约束项的逻辑函数，用卡诺图化简时，任意项（ A.必须当作0
B.
必须当作1 以上都不正确
C ）处理。
C.方便化简时当作1,不方便化简时当作0 D.
32. 用全加器将8421BCD码转换成余3BCD码时，其中固定的一个输入端应接（ A ）。 A. 0011 B.1100 C. 1101 D.1000
、填空题
1. （0111） 2. 3. 4. 5.
8421 BCD
= _ （ 7 ）
10
o
已知F =（A - B1CD，则其对偶函数为 ______ F^（AB） （C D） _______ 。 当逻辑函数有n个变量时，共有—2n; _______ 种取值组合。
为了避免干扰，MOS1的多余输入端不能 ______ 悬空 ________ 处理。 在单稳态触发器、多谐振荡器、施密特触发器中具有两个稳态的电路是
施密特触发器 ___ o
6. 已知一个四变量的逻辑函数的标准最小项表示为F（a，b，c，d）= ' m（0,2,3,4,6,8,9,11 ,13），那么用最小项标准表示 F — 及 F =_送 m（1,5,7,10,12,14,15）_。
7. 如果用J-K触发器来实现T触发器功能，则T,J,K三者关系为—T=J=K—;如 果要用J-K触发器来实现D触发器功能，则D,J,K三者关系为—D=J=K_o
8. 要构成17进制计数器最少需要_5 —个触发器。
9. TTL与门多余输入端应该接—高电平（1） —，TTL或门多余输入端应该接—低
m（2,4,6,7,9,11,12,13,15）」以
电平（0） _。 10. 11. 12.
逻辑函数'”
_B ____________ 。
数字电路按照功能可以分为组合逻辑电路和 _ 时序 ________ 逻辑电路。 时钟触发器根据时钟控制信号有效时机的不同，可以把触发控制的方式分为
两大类，即—电平 ______ 触发控制方式和—边沿—触发控制方式。
13.
直接写出下列函数的反演式和对偶式：
_。
F=AC+AB ； r=_（A + ◎（入一） _________ ; F=_（A +
14.
在单稳态触发器、多谐振荡器、施密特触发器中具有两个稳态的电路是施密
多谐振荡器
。
特触发器，具有两个暂态的电路是
三、分析题
1. 路有 M
分析图3所示电路的逻辑功能，其中，电3个输入变量A, B, C和1个控制变量
A * MUX A- ^0)23^567 1 1 T 1
最新数字电路与逻辑设计复习资料(含答案)
