基于FPGA芯片的数字频率计设计

基于FPGA芯片的数字频率计设计

谢海鸿;李萍;林德彬

【期刊名称】《现代电子技术》 【年(卷),期】2005(028)018

【摘要】介绍了一种利用EDA技术设计的数字频率计.目前流行的EDA软件平台是美国Altera公司的Max+Plus Ⅱ可编程逻辑器件开发系统.本文采用自顶向下的设计方法,对数字频率计的核心--十进制计数器和测频控制信号发生器进行设计,其特点是将数字频率计的电路集成在一块大规模可编程逻辑器件(FPGA)芯片上.该方法改变了以往数字电路小规模多器件组合的设计,而且设计周期短,内部电路模块具有可移植等特点.与用其他方法做成的频率计相比,其体积更小、性能更可靠.

【总页数】3页(13-14,16)

【关键词】数字频率计;FPGA;EDA;VHDL 【作者】谢海鸿;李萍;林德彬

【作者单位】佛山科学技术学院,电子信息工程系,广东,佛山,528000;佛山科学技术学院,电子信息工程系,广东,佛山,528000;佛山科学技术学院,电子信息工程系,广东,佛山,528000 【正文语种】中文 【中图分类】TP332.1 【相关文献】

1.基于FPGA自适应数字频率计的设计 [J], 陈尚志; 胡荣强; 胡合松 2.基于FPGA的数字频率计的设计与实现 [J], 周维芳

3.基于FPGA的同步测周期高精度数字频率计的设计 [J], 王永良; 宋政湘 4.基于FPGA的数字频率计原理设计与实现 [J], 张一鸣

5.基于FPGA的多功能全同步数字频率计设计 [J], 饶成明; 马希直

以上内容为文献基本信息，获取文献全文请下载