数字电路与逻辑设计复习资料
一、单项选择题
1. 十进制数53转换成八进制数应为（ B ）。 A. 64 C. 66 D. 110101 2.将十进制数(18)10 转换成八进制数是（B ）。 A. 20 B.22 C. 21 D. 23
3. 十进制数53转换成八进制数应为（ D ）。 A. 62 B.63 C. 64 D. 65
4. 当逻辑函数有n个变量时，共有（ D ）种取值组合。 A. n B. 2n C. n2 D. 2n
5. 为了避免干扰，MOS与门的多余输入端不能（ A ）处理。 A. 悬空 B. 接低电平 C. 与有用输入端并接 D. 以上都不正确 6. 以下电路中可以实现“线与”功能的有（ C ）。
A. TTL与非门 B. TTL或非门 C. OC门 D. TTL异或门 7. 用6264型RAM构成一个32K?8位的存储器，需要（ D ）根地址线。 A. 12 B. 13 C. 14 D. 15
8. 同步时序电路和异步时序电路比较，其差异在于后者（ B ）。 A. 没有触发器 B. 没有统一的时钟脉冲控制 C. 没有稳定状态 D. 输出只与内部状态有关
9. 用6264型RAM构成32K?32位的存储器，需要（ D ）片进行扩展。 A. 4 C. 14 10. 逻辑函数F?A?(A?B) =（ D ）。
A. AeB B. A C. A?B D. B 11. 函数F?ABC?ABCD的反函数为（ C ）。 A. F?(A?B?C)(A?B?C?D) B. F?(ABC)(ABCD)
C. F?(A?B?C)(A?B?C?D) D. F?A?B?C?A?B?C?D 12.在图1所示的TTL电路中，输出应为（ B ）。 A . F＝0 B. F＝1 C. F＝A D. F＝A
图1
13. 将F?ABC?ACD?CD展开成最小项表达式应为（ A ）。
A. ?m(0,3,4,7,8,12,14,15) B. ?m(0,3,4,7,8,12,13,15) C. ?m(0,2,4,7,8,12,14,15) D. ?m(0,3,4,7,8,11,14,15) 14. 用异或门实现反相功能，多余输入端应接（ B ）。
A. 地 B. 高电平 C. 低电平 D. 以上都不正确 15. 同A?BC相等的逻辑函数表达式是（ D ）。
A. A(B?C) B. (A?B)(A?C) C. A(B?C) D. (A?B)(A?C) 16. 图2是CMOS电路，则输出（ C ）。
A. Y?A?B?C?D?E?F B. Y?ABCgDEF
C. Y?A?B?CgD?E?F D. Y?(A?B?C)g(D?E?F)
图2
17.下面可以实现线与的是（ B ）。 A. TTL门 门 C.三态门 D.以上都不可以
18. 用6264型RAM构成一个16K?8位的存储器，需要（ A ）根地址线。 A. 14 B. 13 C. 12 D. 11
19、三变量函数F(A,B,C)=A+BC的最小项表示中不含下列哪项（A ）。 A. m2 5 C. m3 D. m7
20、一片64k×8存储容量的只读存储器（ROM），有（C ）。 A. 64条地址线和8条数据线 条地址线和16条数据线 C. 16条地址线和8条数据线 条地址线和16条数据线
21、16个触发器构成计数器，该计数器可能的最大计数模值是 （D ）。 A. 16 B.32 C. 162 D. 216
22、一个64选1的数据选择器有（ A ）个选择控制信号输入端。 A. 6 B. 16 C. 32 D. 64 23、函数F?A(A?B)的结果是（ C ）。 A. AB B. AB C. AB D. AB 24、芯片74LS04中，LS表示：（B ）。
A. 高速COMS B. 低功耗肖特基 C. 低速肖特基 D. 低密度高速 25、下列等式不正确的是（ C ）。
A. ABC?A?B?C; B. (A+B)(A+C)=A+BC C. A(A?B)?A?B; D. AB?AC?BC?AB?AC
26．用或非门构成钟控R-S触发器发生竞争现象时，输入端的变化是（ A ）。 A、00→11 B、01→10 C、11→00 D、10→01 27. 对n个变量，最小项的个数为（ C ）。
nnnA. n B. 2?1 C. 2 D. 2?1
28. 使用TTL集成门电路时，为实现总线系统应该选用（ B ）门电路。 A. 集电极开路TTL与非门 B. 三态输出门 C. TTL或非门 D. OD门 29. 芯片74LS00中，LS表示 （ B ）
A.高速COMS B.低功耗肖特基 C.低速肖特基 D.低密度高速
30. 将一个JK触发器转变成T触发器，JK触发器的输入应该采取的连接方式：（ C ）
???J?T?J?T?J?1?J?T????K?T??K?T A. ? B. ?K?1 C. ?K?T D. ?31. 对于含有约束项的逻辑函数，用卡诺图化简时，任意项（ C ）处理。 A. 必须当作0 B. 必须当作1 C. 方便化简时当作1，不方便化简时当作0 D. 以上都不正确
32.用全加器将8421BCD码转换成余3BCD码时，其中固定的一个输入端应接（ A ）。 A. 0011 B.1100 C. 1101
二、填空题
1. （0111）8421 BCD＝ （ 7 ）10 。
CD，则其对偶函数为 F*?(AB)?(C?D) 。 2. 已知F?(A?B)g3. 当逻辑函数有n个变量时，共有 2n; 种取值组合。
4. 为了避免干扰，MOS门的多余输入端不能 悬空 处理。
5. 在单稳态触发器、多谐振荡器、施密特触发器中具有两个稳态的电路是
施密特触发器 。
6. 已知一个四变量的逻辑函数的标准最小项表示为F(a，b，c，d)＝
?m(0,2,3,4,6,8,9,11,13)，那么用最小项标准表示F及F? ?m(1,5,7,10,12,14,15) 。
*? ?m(2,4,6,7,9,11,12,13,15) ,以
7. 如果用J-K触发器来实现T触发器功能，则T,J,K三者关系为 T=J=K ；如果要用J-K触发器来实现D触发器功能，则D,J,K三者关系为 D=J=K 。
8. 要构成17进制计数器最少需要 5 个触发器。
9. TTL与门多余输入端应该接 高电平（1） ，TTL或门多余输入端应该接 低电平（0） 。 10. 11. 12.
逻辑函数
= B 。
数字电路按照功能可以分为组合逻辑电路和 时序 逻辑电路。 时钟触发器根据时钟控制信号有效时机的不同，可以把触发控制的方式分为
两大类，即 电平 触发控制方式和 边沿 触发控制方式。
13.
直接写出下列函数的反演式和对偶式：
）F?AC?AB；F?= (A＋C)(A＋B ； F= (A＋B)(A＋C） 。
14. 在单稳态触发器、多谐振荡器、施密特触发器中具有两个稳态的电路是施密
特触发器 ，具有两个暂态的电路是 多谐振荡器 。
三、分析题
1. 分析图3所示电路的逻辑功能，其中，电路有3个输入变量A，B，C和1个控制变量M。
。
图3
解：D0?M,D1?0,D2?0,D3?M,D4?0,D5?M,D6?M,D7?1 由此列出真值表
M=0 M=1
当M＝0时实现“意见一致”功能，即A，B，C状态一致时输出为1；当M＝1时实现“多
数表决”功能，即输出与A，B，C中多数的状态一致。
2. 分析图4所示电路的逻辑功能，写出Q3Q2Q1Q0的状态转移表（设初始置入的数据为0010）。
图4
解：置入的数据D3?Q2,D2?Q3,D1?1,D0?0，LD?Q1。 由此列出状态转移表。
电路实现模9的计数分频。
3. 分析图5所示电路的逻辑功能，其中，74LS283是四位二进制加法器，k为控制变量。
图5
解：（1）当k?0时，Bi?k?Bi?0?Bi(i?0:3)，Ci?0
一组数是A3A2A1A0，另一组数是B3B2B1B0，电路实现两组数的加法功能。 （2）当k?1时，Bi?k?Bi?1?Bi(i?0:3) ，Ci?1
一组数是A3A2A1A0，另一组数是B3B2B1B0取反加1，电路实现两组数的减法功能。 4. 写出图6所示电路的驱动方程、状态转移方程、输出方程和状态转移表，并分析其逻辑功能 (设初始状态为000)。
图6
数字电路与逻辑设计复习资料
