数字电子技术课程设计数字秒表

课程设计（大作业）报告

课程名称： 数字电子技术 设计题目： 数字秒表 院 系： 信息技术学院 班 级：

设 计 者： 学 号：

指导教师： 张虹 设计时间： 2015.12.14--2015.12. 18

信

息

技

术

学

院

昆明学院课程设计（大作业）任务书

姓 名： 院（系）：信息技术学院 学 号： 专 业：计算机科学与技术 任务起止日期：2015.12.14--2015.12. 18 课程设计题目：数字秒表 课程设计要求： 设计一个数字秒表完成以下内容： 1.设计基准脉冲信号源以满足计时部分电路的需求。 2. 计时部分的计数器由0.01s位、0.1位、s个位三个计数器组成。 3. 计时器控制部分选用3位环形计数器来实现。其3个输出端分别用做清零、计时、停止3种状态；单脉冲发生器由基本RS触发器构成，为节拍发生器提供时钟脉冲。每按一次开关就能产生一个单脉冲。每按一次开关就能产生一个单脉冲，用以控制3种状态的转换。 工作计划及安排： 1、查阅资料1天。分析比较、选择设计方案； 2、总体设计2天。设计计算、元件选取、绘制电路原理图； 3、软件仿真及调试0.5天。利用Proteus软件构建电路，进行虚拟仿真; 4、故障排除0.5天。根据调试过程中出现的问题，逐一查找原因，排除故障，使电路达到设计要求； 5、撰写课程设计报告0.5天。写出设计思路、工作原理，画出电路结构框图，绘出电路原理图，给出设计参数及调试电路数据，分析设计中遇到的问题和解决方法及设计心得体会； 6、答辩0.5天。 指导教师签字 年 月 日 2 / 2

课程设计（大作业）成绩 学号 姓名 指导教师： 课程设计题目：数字秒表 总结： 在进行此次的课程设计之前，我就已经开始对此次的课程设计有了期待，于是我就为自己写下了设计的安排和计划：首先确定课程设计的题目然后查阅资料，拟好设计思路。等到了实训的第一天，开始了我的课程设计，虽然我之前就设计好了电路图，还查阅了相应的资料，但是还是遇到了问题。在我进行仿真的过程中，数码管上的数字有些部分是缺失了的，花了很久的时间检查各条连线之后，我终于纠正了这个错误。这个问题的出现让我不得不感慨线路的作用，因为一条线路的连接错误都会影响到整个电路的仿真。通过这几天的实训，我不仅完成了课程设计还更深层次的了解和掌握了数字电子技术的知识，而且提升了我用理论解决实际问题的能力，更锻炼了我的动手能力。唯一的缺点就是不够细心。的确，理论上分析可行的在实践中却无法达到预期的效果，这就需要我们能够学会查找错误的原因。 指导教师评语： 成绩： 填表时间： 指导教师签名： 2 / 2

目 录

一、设计目的 ....................................................................................................................................... 1 二、设计要求和设计指标 .......................................................................................................... 1 三、设计内容 ....................................................................................................................................... 1

3.1电子秒表工作原理 ............................................................................................................... 1

3.1.1总体设计 .......................................................................................................................... 2 3.1.2 脉冲电路设计 ................................................................................................................ 2 3.1.3总清零控制电路 ............................................................................................................ 6 3.1.4时间计数单元 ................................................................................................................. 6 3.1.5分频电路 .......................................................................................................................... 8 3.1.6码驱动及显示单元 ........................................................................................................ 9 3.1.7多功能数字秒表电路的组合 .................................................................................... 10

3.2仿真结果与分析 .................................................................................................................... 12

3.2.1 时钟发生器的测试 ....................................................................................................... 12 3.2.2 计数、译码、显示单元的测试 ................................................................................ 13 3.2.3 整体测试 ......................................................................................................................... 13 3.2.4 电子秒表准确度的测试 .............................................................................................. 14

四、本设计改进建议.................................................................................................................... 14 五、总结 ................................................................................................................................................ 15 六、主要参考文献 ......................................................................................................................... 16

2 / 2

2 / 2

一、设计目的

1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示器等单元电路的综合应用。

2、学习电子秒表的调试方法。

3、秒表由五位七段LED显示器显示，其中一位显示“min”，四位显示“s”，其中显示分辨率为0.01s，计时范围为0～9分59秒99毫秒；具有清零、启动计时、暂停计时及继续计时等功能；控制开关为两个；启动（继续）/暂停计时开关和复位开关。

二、设计要求和设计指标

制作一个数字秒表，将单个数字秒表组合设计成可以同时对多人进行计时的多人数字秒表。

电子秒表的工作原理就是不断输出连续脉冲给加法计数器，而加法计数器通过译码器来显示它所记忆的脉冲周期个数。

1.时钟发生器：利用石英震荡555定时器构成的多谐振荡器做时钟源,产生脉冲。 2.记数器：对时钟信号进行记数并进位,百分之一秒和十分之一秒以及个位秒之间10进制,十位秒为六进制; 本设计采用可预置的十进制同步加法计数器74LS90构成电子秒表的计数单元。

3.译码器：对脉冲记数进行译码输出到显示单元中。

4.显示器：采用4片LED显示器把各位的数值显示出来，是秒表最终的输出，共有四位，精确到百分之一秒；74LS48是BCD码到七段码的显示译码器。

5.控制器：控制电路是对秒表的工作状态（记时开始/暂停）进行控制的单元。属低电平直接触发的触发器，有直接置位、复位的功能。

三、设计内容

3.1电子秒表工作原理

元器件清单

元件名称与规格 NE555 数量 1个 2 / 2

74LS90 74LS48 74ls00 数码管 瓷片电容 电阻 复位器 导线 表1 元器件清单

9个 6个 6个 6个 2个 5个 2个 若干 3.1.1总体设计

图1 总体工作流程图

图 2单独模块工作流程图

3.1.2 脉冲电路设计

用 555 实现多谐振荡产生频率为100Hz的方波（即周期为0.01秒的方波）。

2 / 2

图 3 555管脚图 图 4 555内部原理图 （1）555电路的工作原理

555电路的内部电路方框图如图4所示。它含有两个电压比较器，一个基本 RS触发器，一个放电开关管 T，比较器的参考电压由三只5K Q的电阻器构成的分压器提供。它们分别使高电平比较器C1的同相输入端和低电平比较器C2的反相输入端的参考电平为2/3Vcc和上1/3Vcc。C1与C2的输出端控制RS触发器状态和放电管T的开关状态。当输入信号自6脚即高电平触发输入并超过参考电平2/3Vcc时，触发器复位，555的输出端3脚输出低电平，同时放电开关管T导通：当输入信号自2脚输入并低于1/3Vcc时，触发器置位，555的3脚输出高电平，同时放电开关管截止。4脚是复位端RD，当

RD=0，555的3脚输出低电平。平时RD端开路或接Vcc， 5脚Vco是控制电压端，平

时输出2/3Vcc作为比较器C1的参考电平，当5脚外接一个输人电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.047μf的电容器接地，起滤波作用，以消除外来的干扰，确保参考电平的稳定。T为放电管，当T导通时，将给接于脚7的电容器提供低阻值的放电通路。

555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路，可方便地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产生或波形变换电路。

（2）构成多谐振荡器

2 / 2

如 图5（a）, 由555定时器和外接元件R1、R2、C1构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R2、R2向C1充电，以及C1通过R2向7脚放电端C1放电，其波形如 图5（b）所示。输出信号的时间参数是T＝tw1十tw2， tw1＝0.7(R1十R2)C1， tw2＝0.7R2C1，555电路要求R1和R2均应大于或等于1K，但R1十R2应小于或等于3.3MΩ。

外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。因此这种形式的多谐振荡器应用很广。

图5（a） 555定时器构成多谐振荡器

2 / 2

图5（b） 555定时器构成多谐振荡器输出波形

（3）组成占空比可调的多谐振荡器

图6 555组成占空比可调的多谐振荡器

电路如 图6，它比 图5所示电路增加了一个电位器和两个相同的二极管。D1、D2用来决定电容充、放电电流流经电阻的途径（充电时D1 导通，D2截止：放电时D2导通，D1截止）。

占空比: P＝tw1 / ( tw1十tw2) ?0.7RAC1/[0.7C1 (RA+RB)] ＝ RA/(RA+RB) 可见，若取RA=RB。电路即可输出占空比为 50％的方波信号。

如图3-7是输出为占空比50％的方波

2 / 2

图7 输出占空比为 50％的方波

3.1.3总清零控制电路

如图8 为电路的总清零控制电路，该电路在开关合上之后会输出低电平，作用于各个74LS90的MR端，实现异步清零功能；开关断开之后输出高电平，电路处于计时状态。总清零控制电路便于实现电路的总的清零控制，同时也对时钟脉冲起到控制作用。

图8 电路的总清零控制电路

3.1.4时间计数单元

记数器74160、74ls192、74LS90等都能实现十进制记数，本设计采用十进制加法计数器74LS90构成电子秒表的计数单元。计数器1及计数器2接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1～0.9秒计时，计数器2及计数器3也接成8421码十进制形式，计数器3和计数4接成60进制的形式，实现秒对分的进位。计数器2及计数器3也接成8421码十进制形式。 集成异步计数器74LS90简介

74LS90计数器是一种中规模二一五进制计数器，管脚引线如图，功能表如表1所示。

2 / 2

复位输入 输出 R1 R2 S1 S2 QD QC QB QA H H L L L L L × L L L L H H H L L H × L × × H H X L × L L × L × L × × L × L L × 表2 74ls90功能表

A． 将输出QA与输入B相接，构成8421BCD码计数器； B． 将输出QD与输入A相接，构成5421BCD码计数器； C． 表中H为高电平、L为低电平、×为不定状态。

74LS90逻辑电路图如图3.6-1所示，它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中FA触发器构成一位二进制计数器；FD、FC、FB构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。

74LS90具有如下的五种基本工作方式：

（1）五分频：即由FD、FC、和FB组成的异步五进制计数器工作方式。

计 数 计 数 计 数 计 数 2 / 2