第3章习题参考答案
1、设有一个具有20位地址和32位字长的存储器,问 (1） 该存储器能存储多少字节的信息？
(2) 如果存储器由51２Ｋ×8位SＲAM芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择? 解:
32（1) 该存储器能存储:220??4M字节
8220?32220?32?19?8片 （2) 需要
512K?82?8（3) 用51２K?８位的芯片构成字长为32位的存储器,则需要每4片为一组进行
字长的位数扩展,然后再由2组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器,其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式,问; (1） 若每个内存条为１6M×64位,共需几个内存条?
(2) 每个内存条内共有多少DRAM芯片??(３) 主存共需多少DRAM芯片? ＣＰU如何选择各内存条？ 解:
226?64?4条内存条 (1) 共需
16M?64（2) 每个内存条内共有
16M?64?32个芯片
4M?8226?6464M?64??128个RAM芯片， 共有４个内存条，（3) 主存共需多少
4M?84M?8故CＰＵ选择内存条用最高两位地址Ａ24和A25通过2:4译码器实现;其余的24
根地址线用于内存条内部单元的选择。
３、用16K×8位的ＤRAＭ芯片构成６4K×32位存储器,要求: (１） 画出该存储器的组成逻辑框图。
（2) 设存储器读/写周期为0．５μS,CPU在1μＳ内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少? 解:
（1） 用16K×8位的DRAM芯片构成64K×32位存储器，需要用64K?32?4?4?16个芯片,其中每4片为一组构成１6K×3２位——进行字长位
16K?8数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0?Ｄ7、D8?D１5、
D16?Ｄ２3和D２4?D31，其余同名引脚互连),需要低１4位地址(Ａ0?A１３）作为模块内各个芯片的内部单元地址——分成行、列地址两次由A０?A6引脚输入；然后再由４组进行存储器容量扩展，用高两位地址A１4、A１5通过2：4译码器实现４组中选择一组。画出逻辑框图如下。
A0?A13 A0?A6 A0?A6 (5) (6) (7) (8) WE RAS D0?7 D8?15 D16?23 D24?31 A0?A6 (9) (10) (11) (12) WE RAS D0?7 D8?15 D16?23 D24?31 A0?A6 (13) (14) (15) (16) WE RAS D0?7 D8?15 D16?23 D24?31 CPU RAS (1) (2) (3) (4) D0?7 D8?15 D16?23 D24?31 WE D0?D31 A14 A15 WE 2-4 译码 RAS0 RAS1 RAS2 RAS3
（2) 设刷新周期为２ms,并设16K?８位的DRAM结构是128?１28?８存储阵列，则对所有单元全部刷新一遍需要12８次（每次刷新一行，共128行）
若采用集中式刷新,则每2ms中的最后１2８?０.5?s=64?s为集中刷新时间，不能进行正常读写,即存在64?s的死时间
若采用分散式刷新,则每１?ｓ只能访问一次主存,而题目要求ＣPＵ在１μS内至少要访问一次,也就是说访问主存的时间间隔越短越好,故此方法也不是最适合的
比较适合采用异步式刷新:
2ms采用异步刷新方式,则两次刷新操作的最大时间间隔为?15.625?s，可取
12815.5?ｓ;对全部存储单元刷新一遍所需的实际刷新时间为:15.5?s?128=1．984ｍs;采用这种方式，每1５.5?ｓ中有0.５?s用于刷新,其余的时间用于访存(大部分时间中1?s可以访问两次内存）。
4、有一个1024Ｋ×3２位的存储器,由128Ｋ×8位的DRＡM芯片构成。问: (１) 总共需要多少DＲＡM芯片？ (2) 设计此存储体组成框图。
(３） 采用异步刷新方式,如单元刷新间隔不超过8ms，则刷新信号周期是多少? 解：
1024K?32（１) 需要?8?4?32片，每4片为一组,共需８组
128K?8
计算机组成原理第3章习题参考标准答案
