组合逻辑电路

11.6 加法器和数值比较器

加法器是计算机中不可缺少的组成单元，应用十分广泛。此外，计算机中还要经常对两个数的大小进行比较。因此，加法器和数值比较器是常用的中规模集成电路。 11.6.1 加法器 一、半加器

概念：能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。

或：只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。 1、半加器真值表 2、输出逻辑函数

3、逻辑图和逻辑符号

二、全加器

概念：能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。

或：不仅考虑两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为全加器。

1、 真值表 2、输出逻辑函数 Ai、Bi：加数， Ci-1：低 位来的进位，Si：本位的和， Ci：向高位的进位。 Ai Bi Ci-1

Si Ci 11

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1

3、全加器的逻辑图和逻辑符号

表达式：

4、用与或非门实现

12

三、加法器

概念：实现多位二进制数相加的电路称为加法器。 1、串行进位加法器

构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 逻辑电路图：

特点：进位信号是由低位向高位逐级传递的，速度不高。 2、并行进位加法器（超前进位加法器） 4位超前进位加法器递推公式

13

集成二进制4位超前进位加法器

加法器的级连：

11.6.2 数值比较器

概念：用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。 一、1位数值比较器

设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。

14

逻辑表达式： 逻辑图：

A B 0 0 0 1 1 0 1 1 L1(A>B) L2(A

二、多位数值比较器

集成数值比较器：4位数值比较器CC14585 真值表：

比 较 输 入 A3 B3 A3>B3 A3B2 A2B1 A1B0 A0B' A'B AB＇、A＇

??(A??B?)， ??(A??B?)，L2??(A??B?)，L3设L1L31?A3B3?(A3?B3)，L32?A3B3?(A3?B3)，

L33?A3B3?A3B3?(A3?B3)，余类推。

逻辑图：

15