项目十一参考资料（1）
11.1 概述
1、数字电路的分类
在数字系统中，根据逻辑功能的不同，数字电路分为组合逻辑电路和时序逻辑电路两大类。
2、概念：若一个数字逻辑电路在某一时刻的输出，仅仅取决于这一时刻的输入状态，而与电路原来的状态无关，则该电路称为组合逻辑电路。 3、组合逻辑电路的结构特点 只能由门电路组成
电路的输入与输出无反馈路径 电路中不包含记忆单元
11.2 组合逻辑电路的分析方法和设计方法
所谓组合逻辑电路的分析就是根据已知的组合逻辑电路，确定其输入与输出之间的逻辑关系，验证和说明该电路逻辑功能的过程。对给定的一个组合逻辑电路，确定其输入与输出之间的逻辑关系，验证和说明该电路逻辑功能的过程。
所谓设计就是根据给定的功能要求，求出实现该功能的最简单的组合逻辑电路。
11.2.1组合逻辑电路的分析方法
1、基本分析方法
逻辑图 从输入到输出逐级写出 逻辑表达式 化简 最简与或表达式 真值表 电路的逻辑功能2、分析举例 课本[例11.2.1]、[例11.2.2] [例]分析下列电路的逻辑功能
逻辑图：
逻辑表达式：
最简与-或表达式： 真值表：
电路的逻辑功能：电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。 可用与非门实现：
A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y 1 1 1 1 1 1 0 0 6.2.2 组合逻辑电路的设计方法
1、基本设计方法
电路功能描述 穷举法 真值表 逻辑表达式或卡诺图 最简
1
与-或表达
式 逻辑变换 逻辑电路图 2、设计举例（1）单输出组合逻辑电路的设计 例11.2.3 ：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。
电路功能描述：真值表（穷举法）：设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表：
A B C A B C 逻辑表达式： Y Y 0 0 0 0 1 0 0 0 最简与-或表达式（用卡诺图化简）： 0 0 1 0 1 0 1 1
逻辑变换： 逻辑电路图：
BC A 0 1 00 01 11 10 1 1 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1
（2）多输出组合逻辑电路的设计
例题见课本[例11.2.4] 设计一个将余三码变换为8421BCD码的组合逻辑电路。
11.3 编码器
概念：编码是用符号或数字表示特定对象的过程。实现编码操作的电路称为编码器。 11.3.1 二进制编码器
1、何为二进制编码器？能够将各种输入信息编成二进制代码的电路称为二进制编码器。 2、n位二进制代码只能对2n个信号进行编码。 3、举例：三位二进制编码器
输入8个互斥的信号输出3位二进制代码 真值表：
输入 I I0 I1 I2 I3 I4 I5 I6 I7 输 出 Y2 Y1 Y0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 0 0 1 1 1 逻辑表达式：
逻辑图：
2
11.3.2 二 - 十进制编码器
概念：二 – 十进制编码器：实现用4位二进制数代码对1位十进制数码进行编码的电路。亦即将0～9十个十进制数转换为二进制代码的电路。简称BCD编码器。 举例：8421BCD码编码器
输入10个互斥的数码，输出4位二进制代码 真值表： 逻辑表达式：
逻辑图：
真 值 表
输 入 I 0(I0) 1(I1) 2(I2) 3(I3) 4(I4) 5(I5) 6(I6) 7(I7) 8(I8) 9(I9) 输 出 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1
11.3.3 优先编码器
优先编码器： 在多个信息同时输入时，只对输入中优先级别最高的信号进行编码。在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。
优先级别：编码者规定。举例：10线——4线优先编码器（8421 BCD码优先编码器）
真值表（设优先级别从I9至I0递降）：
3
逻辑表达式：
集成10线-4线优先编码器输入端和输出端都是低电平有效，其逻辑符号如下：
逻辑符号 图形符号
11.4 译码器
概念：将每一组输入二进制代码“翻译”成为一个特定的输出信号，用来表示该组代码原来所代表信息的过程称为译码。把代码状态的特定含义翻译出来的过程称为译码。译码是编码的逆过程。实现译码的电路称为译码器。 11.4.1 二进制译码器 1、二进制译码器
它是将输入二进制代码“翻译”成为原来对应信息的组合逻辑电路。
2、它有n个输入端，2n个输出端。且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。3、二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。4、举例：译码器CT74LS138（中规模集成电路）
4
A2、A1、A0为二进制译码输入端，Y7~Y0 为译码输出端（低电平有效），G1、G2A、G2B 为选通控制端。当G1＝1、G2A+G2B= 0 时，译码器处于工作状态；当G1＝0、G2A+G2B= 1时，译码器处于禁止状态。
在这里，G1=STA ，G2A=STB ，G2B=STC 。它们被称为使能端。
上表为CT74LS138的真值表。
输入：自然二进制码；输出：低电平有效。其逻辑图见课本图6.4.1。 5、两片CT74LS138可以组成4线—16线译码器。
5
组合逻辑电路
