CMOS电路泄漏功耗估算与降低方法研究
陈志强;吴晓波;严晓浪
【期刊名称】《浙江大学学报（工学版）》 【年(卷),期】2006(040)005
【摘要】为了减小深亚微米互补金属氧化物半导体(CMOS)电路待机模式下的泄漏功耗,须寻找使电路泄漏功耗最低的最小泄漏向量(MLV).为此,提出了一种基于泄漏功耗库的线性规划功耗模型,并在此基础上提出了基于改进的遗传算法搜索电路MLV的方法.线性规划模型根据电路泄漏功耗库中各个基本单元的状态对应的泄漏功耗值,来估算整个门级电路的泄漏功耗.遗传算法利用线性规划模型作为评价函数,通过对输入向量集进行自然选择、交叉、变异操作,搜索使电路泄漏功耗最低的MLV.仿真结果表明,搜索到的MLV可以显著降低电路的泄漏功耗,而且易于实现,能够应用于超大规模集成电路泄漏功耗的估计和降低. 【总页数】6页(772-776,809)
【关键词】泄漏功耗估算;最小泄漏向量;遗传算法;待机模式 【作者】陈志强;吴晓波;严晓浪
【作者单位】浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027;浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027;浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027 【正文语种】中文 【中图分类】TN47 【相关文献】
1.降低CMOS电路测试功耗的方法比较 [C], 骆祖莹; 闵应骅; 杨士元
2.CMOS VLSI电路最大功耗估计 [J], 卢君明; 林争辉
3.CMOS集成电路的主要特点及低功耗CMOS集成电路设计分析 [J], 赵智超; 吴铁峰
4.基于功耗敏感性的降低嵌入式电路功耗方法 [J], 孙军
5.CMOS集成电路功耗分析及其优化方法 [J], 王昌林; 张勇; 李东生
以上内容为文献基本信息，获取文献全文请下载
CMOS电路泄漏功耗估算与降低方法研究
