《模拟集成电路设计原理》期末考试
一 ?填空题（每空 1分，共14分）
1、 与其它类型的晶体管相比，
较低—的制造成本。
MOS器件的尺寸很容易按 ________ 比例 ____ 缩小，CMOS电路被证明具有_
2、 放大应用时，通常使 MOS管工作在_饱和一区，电流受栅源过驱动电压控制，我们定义
表示电压转换电流的能力。
—跨导_来
3、 入为沟长调制效应系数，对于较长的沟道， 入值 ____ 较小 _ （较大、较小）。
4、 源跟随器主要应用是起到 ___电压缓冲器—的作用。 5、 共源共栅放大器结构的一个重要特性就是
_输出阻抗_很高，因此可以做成 ―恒定电流源_。
6、 由于_尾电流源输出阻抗为有限值 _或_电路不完全对称_等因素，共模输入电平的变化会引起差动输 出的改变。 7、 理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制
沟长调制效应带来的误差，可以进一步将其改进为
—共源共栅电流镜 —结构。
&为方便求解，在一定条件下可用 —极点一结点关联一法估算系统的极点频率。
9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容 Cin为—CF （1 - A） __。
10、入为沟长调制效应系数， 入值与沟道长度成 —反比__ （正比、反比）。
二.名词解释（每题 3分，共15分）
1、 阱
解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部 衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。
2、 亚阈值导电效应
解：实际上，VGS=VTH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当 也并非是无限小，而是与 VGS呈指数关系，这种效应叫亚阈值导电效应。
VGS 3、 沟道长度调制 1 解：当栅与漏之间的电压增大时，实际的反型沟道长度逐渐减小，也就是说, 这种效应称为沟道长度调制。 L实际上是V DS的函数， 4、等效跨导Gm 解：对于某种具体的电路结构，定义 .I D 为电路的等效跨导，来表示输入电压转换成输出电流的能力 5、米勒定理 解：如果将图（a）的电路转换成图（ b)的电路，贝V Zi=Z/(1-A V)，Z2=Z/(1-A V-1)，其中 AV=VY/VX。这 种现象可总结为米勒定理。 6、N 阱: 解：CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，若衬底为 个N型的“局部衬底”上，这块与衬底掺杂类型相反的 P型，贝U PMOS管要做在 N型“局部衬底”叫做 N阱。 7、有源电流镜 解：像有源器件一样用来处理信号的电流镜结构叫做有源电流镜。 &输出摆幅 解:输出电压最大值与最小值之间的差。 三?画图题（每题 8分，共16分） 1、以VDS作为参数画出NMOS晶体管的ID~VGS曲线。 要求：（1）画三条曲线，VDS的值分别为VDS1、VDS2、VDS3，其中VDS1 （2）画两条曲线，VDS的值分别为VBS=0、VBS<0 ;标出曲线中关键转折点的坐标。 解：（1 ） V GS ：： VTH ，I D =0 丄 1 I」 W 2 V TH ：： V GS ：： V ■ TH V DS , I D =匚?n C ox 丁 （V GS ~VTH ） 2 2 L 3 VGS VTH VDS,ID = %C°X￥〔(VGS VTH)VDS 1 2 _2VDS 2、画出差动对的输入输出特性曲线（ △ ID~ △ Vin）。 要求： （1） 标出曲线中关键转折点和极限点的坐标； （2） 由图分析：通过什么措施可以使差动对的线性度更好。 八m j- 其中, 上，增大ISS或减小W/L ,可使电路的线性更好。 解: A/ in 四?简答（（每题7分，共21分）） 1、“ MOS器件即使没有传输电流也可能导通”，这种说法正确么？为什么? 解：正确。当VDS< 2（VGS -VTH）时，器件工作在深线性区，此时虽然足够的 通条件，但是 VDS很小，以至于没有传输电流。 VGS可以满足器件的导 2、什么是体效应？体效应会对电路产生什么影响？ 解：理想情况下是假设晶体管的衬底和源是短接的， 实际上两者并不一定电位相同， 当VB变得更负时, VTH增加，这种效应叫做体效应。体效应会改变晶体管的阈值电压。 4 3、带有源极负反馈的共源极放大电路相对于基本共源极电路有什么优点? 1解：由带有源极负反馈的共源极放大电路的等效跨导表达式. 得，若Rs?1/gm,则Gm- 1/Rs, 所以漏电流是输入电压的线性函数。 所以相对于基本共源极电路，带有源极负反馈的共源极放大电 路具有更好的线性。 4.MOS器件也可能导通么？说明理由。 在传输电流为零的情况下， 解：可能。当VDS I： 2（VGS -VTH ）时，器件工作在深线性区，此时虽然足够的 通条件，但是 VDS很小，以至于没有传输电流 五?分析计算题（共 34分） （下列题目中使用教材表 1、（ 7分）假入=丫 设 =0, RD VGS可以满足器件的导 2.1所列的器件数据，所有器件尺寸都是有效值，单位均为微米。 ） 解：Av 二 1 1 ------- + ----------- gg m1 m2 2、（ 9分）差动电路如图所示, Iss=1mA , VDD=3V , (W/L) 1、2=(W/L) 3、 4=50/0.5。 （1）假设丫 =0,求差动电压增益; （2） Y =0.45 V-1时，如果Iss上的压降至少为0.4V，求最小的允许输入共模电平。 解：(1) ID=0?5mA , gmN=3.66 X 10 ,「ON=2 X 10 Q ,「OP=10 Q , Av=-g mN(「ON || rop)=-24.4 (2) VTH 二VTHO ( |2 ^VSB | - 12 |^0.7 0.45(」0.9 0.4|- |0.9|)=0.786/ VGS1=0.786+0.27=1.056V , ； Vin,cM=1.056+0.4=1.456V 5
模拟集成电路设计期末试卷word精品
