可编程逻辑器件表
PLD及模拟术语
可编程逻辑器件(PLD )及模拟术语表
可编程逻辑器件(_PLD )术语表
Architecture
(结构):可编程集成电路系列的通用逻辑结构。
ASIC ( Applicatio n Specific In tegrated Circuit —专用集成电路):适合于某一单一
用途的集成电路产品。
ATE (Automatic Test Equipme nt —自动测试设备):能够自动测试组装电路板和用于
莱迪思ISP 器件编程的设备。
BGA ( Ball Grid Array —球栅阵列):以球型引脚焊接工艺为特征的一类集成电路封装。可
以提高可加工性,减小尺寸和厚度,改善了噪声特性,提高了功耗管理特性。
Boolean Equation (逻辑方程):基于逻辑代数的文本设计输入方法。
Bou ndary Sca n Test (边界扫描测试):板级测试的趋势。为实现先进的技术所需要的多
管脚器件提供了较低的测试和制造成本。
Cell-Based PLD (基于单元的可编程逻辑器件):混合型可编程逻辑器件结构,将标准的复
杂的可编程逻辑器件(CPLD )和特殊功能的模块组合到一块芯片上。
CMOS (Compleme ntary Metal Oxide Semico nductor —互补金属氧化物半导体):
低成本、低能耗和高性能等特征。
CMOS 是现在
先进的集成电路加工工艺技术,具有高集成、 高密度可编程逻辑器件(
PLD )的理想工艺技术。
CPLD (Complex Programmable Logic Device —复杂可编程逻辑器件) :高密度的可
编程逻辑器件,包含通过一个中央全局布线区连接的宏单元。这种结构提供高速度和可预测的 性能。是实现高速逻辑的理想结构。理想的可编程技术是
E2CMOS ?。
Density (密度):表示集成在一个芯片上的逻辑数量,单位是门( gate )。密度越高,门
越多,也意味着越复杂。
Design Simulation
?
(设计仿真):明确一个设计是否与要求的功能和时序相一致的过程。
E2CMOS - ( Electrically Erasable CMOS —电子可擦除互补金属氧化物半导体) :莱迪思
专用工艺。基于其具有继承性、可重复编程和可测试性等特点,因此是一种可编程逻辑器件 (PLD )的理想工艺技术。
EBR ( Embedded Block RAM —嵌入模块 RAM ):在 ORCA 现场可编程门阵列
RAM、只读存储器(ROM )、先入先岀(FIFO )、内容地址
(FPGA )
中的RAM 单元,可配置成 存储器(CAM )等。
EDA ( Electronic Design Automation —电子设计自动化):即通常所谓的电子线路辅
助设计软件。
EPIC ( Editor for Programmable Integrated Circuit —可编程集成电路编辑器):
一种包含在 ORCA Foundry 辑。
中的低级别的图型编辑器,可用于 ORCA 设计中比特级的编
Explore Tool (探索工具):莱迪思的新创造,包括 ispDS+HDL 综合优化逻辑适配器。
探索工具为用户提供了一个简单的图形化界面进行编译器的综合控制。设计者只需要简单地点 击鼠标,就可以管理编译器的设置,执行一个设计中的类似于多批处理的编译。
Fmax :信号的最高频率。芯片在每秒内产生逻辑功能的最多次数。
FAE ( Field Application Engineer —现场应用工程师):在现场为客户提供技术支持的工
程师。
Fabless :能够设计,销售,通过与硅片制造商联合以转包的方式实现硅片加工的一类半导体 公司。
Fitter (适配器):在将一个设计放置到目标可编程器件之前,用来优化和分割一个逻辑设计
的软件。
Foundry :硅片生产线,也称为 fab。 FPGA (Field Programmable Gate Array
PLD包括通过分布式可编程阵列开关连接的小逻辑单元。这种
—
现场可编程门阵列):高密度
结构在性能和功能容量上会产生统计变化结果,但是可提供高寄存器数。可编程性是通过典型 的易失的 SRAM 或反熔丝工艺一次可编程提供的。
\:—种用于 ORCA 现场可编程门阵列( FPGA )和现场可编程单芯片系统
(FPSC )的软件系统。
FPGA ( Field Programmable Gate Array —现场可编程门阵列):含有小逻辑单元的高
这种体系结构随着性能和
密度PLD,这些逻辑单元通过一个分布式的阵列可编程开关而连接。
功能容量不同而产生统计上的不同结果,但是提供的寄存器数量多。其可编程性很典型地通过 易失SRAM 或者一次性可编程的反熔丝来体现。