功率MOSFET 结构分析
开关功率MOSFET运用超大规模集成电路技术，虽然器件的电压、电流等级和超大规模集成电路明显不同。MOSFET从70年代的FET发展而来，如图1所示。
source field gate gate
contact oxide oxide metallization drain contact
n*source n*drain
Channel L
D ID
G
SB
VT VGS
S
图 一、MOSFET 1、结构图2、转移特性3、器件符号
源极金属电极 S 栅极氧化膜 G 多晶硅栅 沟道 p+ n+ p n+ G n- n+
漏极金属电极 D
图二、N沟道DMOS功率MOSFET
然而当击穿电压大于200V时，在通态电阻上的压降变得比一样尽寸、电压等级的三极管要高。为了克服这一弱点，产生了一种新的结构和工艺技术，如：DMOS，提高电压、电流的额定值。如图二所示，有如下几个重要特点：1、源极和漏极是不对称的；2、存在一个长的垂直低掺杂区域以使器件能有较高的击穿电压；3、源极覆盖P型体区用来短路源极和P区
形成的PN结，保证寄生的三极管处于截止状态；4沟道区域已被分级掺杂。5、电流由沿器件表面的横向流动转为垂直方向流动。克服了大电流和高通导电阻问题。
图三、功率MOSFET的寄生元件
图三是功率MOSFET的寄生元件图示，寄生三极管使器件对dv/dt敏感以至误导通并使器件击穿损坏。CGS是栅极与源极、沟道交叠形成和施加的电压无关。CGD由两部份组成，一是栅极和硅交叠形成，二是栅极下的耗尽区形成。CGD是电压的非线性数，CDS和管内二极管有关。图四是IR公司功率MOSFET的实际结构图。
从以上结构分析可以看出：VDMOST是多单元垂直通导并联结构，芯片单位面积的实际电流通导面积大幅增加，有效地解决了大电流和芯片面积矛盾的问题。同时由于并联结构使导通电阻大幅减少。随着集成电路技术的发展VDMOST的制造技术也日新月异。器件更新速度加快。总的来讲：集成度越来越高，每代之间的密度以10倍以上的速度增加，每一单元的导通电阻增大，由于并联个数增加，总的导通电阻减少，但热阻增加；同时由于面积减少，导通电荷量减少，开关速度可以提高，驱动功耗减少等。因此不同代的产品不能简单代换，需区别不同情况对待。下面着重分析dv/dt对器件的影响。
CDS 施加的
CGD 边沿信号
NPN
RG CGS RB
漏、源允许的最大电压上升速率为dv/dt容限，如果这个速率被超过，则栅、源之间的电压超
过VG（TH）使器件导通状态，在一定的条件下使器件损坏。有两种途径能使上述情况发生。 1、 通过CGD、RG感应，使器件导通。
VGS=I1RG=RG*CGD*dv/dt
dv/dt=Vth/RG*CGD
2、 通过寄生三极管、CDS、RB感应，当VBE大于0。7V时，三极管导通。 dv/dt=VBE/RB*CDB
如果漏极电压超过VCEO，则器件发生雪崩击穿，进而使器件损坏。
图四 TRENCH MOSFET（UMOSFET）
功率MOSFET 结构分析
