SoC测性设计与测
试概述
可精品文档
SoC可测性设计与测试概述
Summarization for DFT and test of SoC
By MYJY
2012-4 in NJ
摘要：本文简述了SoC的可测性设计的意义，以及SoC测试相关知识，并介绍了一些SoC测试数据压缩的方法，旨在对SoC的测试有更好更全面的了解。
关键词：SoC,可测性设计，测试，压缩
Abstract：This paper present the significance of DFT and knowledge related to SoC test. It also introduce several data compression techniques. As a result, we can learn more about SoC test.
Key words：SoC，DFT，test，compression 1 引言
随着社会与科技的不断发展，VLSI（Very Large Scale Integration）复杂程度不断提高尺寸也日益缩小，VLSI的设计与测试也愈发受到关注。 SoC（System on chip）作为集成电路发展的必然趋势，确保其有效性也作为VLSI发展的一个愈发重要的课题，所以SoC测试在产品的整个开发过程中也占据了越来越重要的地位。 2 Soc定义
SoC的定义多种多样,通常具有采用深亚微米DSM技术、IP核复用、软硬件协同设计这三个特征。Soc结构应用越来越广泛，其基于核的设计复用技术大大提高了复杂的电子系统的设计效率，所以SoC也是集成电路未来发展的趋势。
收集于网络，如有侵权请联系管理员删除
精品文档
3 SoC可测性设计
3.1 SoC可测性设计的必要性
相较于传统的IC设计，SoC具有多个不同的的特点： (1)SoC由数量级高达百万甚至更多的元器件组成，电路结构复杂，设计起点比普通ASIC高，需采用数模混合方法验证。
(2)SoC一般使用深亚微米甚至超深亚微米（VDSM，<0.25μm）技术进行生产，延迟成为必须考虑的因素，加上线间和层间由于间隔很小而导致耦合作用增强等各方面因素，设计验证变的相对困难。 (3)SoC的时钟频率高达数百兆，时序关系也错综复杂，容易受到电磁干扰和信号串扰，影响信号完整性。
(4)SoC需要在芯片上实现复杂的软硬件功能，功能模块比较复杂，IC设计需要更高的层次。
(5)SoC采用软件与硬件并行设计的理念。设计初期没有确定相关功能模块的实现方式，在完成系统功能的定义后，通过分析相关数据利用相应的软硬件划分工具进行划分。
基于SoC的特点，传统的设计与测试方法已经难以应付相关的需求，而通过DFT，可以大大提高SoC测试的可控性、可观性、可靠性以及测试速度。所以可测性设计对于SoC测试来说是比较重要的。 3.2 可测性设计分类 (1)扫描设计
扫描设计采用扫描触发器从而增加控制点和观察点来改善电路的可控性和可观性。扫描触发器的结构如下图
收集于网络，如有侵权请联系管理员删除
SoC可测性设计与测试概述知识讲解
