《计算机组成与设计》勘误表
0）P7 图1-8中“系统员”改为“系统管理员”。 1）P56 图2-10(b)修改为：
指令格式及操作码编码OP_Code00000001…0111OP_Code10001001…111110001001…111110001001…111100000001…0111OP_Code10001001…111110001001…111100000001…011110001001…111100000001…111116位操作码的零地址指令共8192条12位操作码的一地址指令共512条A8位操作码的二地址指令共64条A1A24位操作码的三地址指令共8条A1A2A3说明OP_Code
（b）等长8/64/512/8192扩展法
2）P65第一段最后一句（因此，寻址范围由偏移量的位数决定。）删去。 3）P81 习题2.14中第一行删去“单地址”三个字。 4）P87 第一段最后一句：“则存储容量=存储单元个数×存储字长／8，单位是字节（B）。”，改为：“则存储容量等于所存放的字节数。” 5）P92 图3-5中“解码器”改为：“译码器”。 6）P97 图3-9(a)(b)图中“D1…Dm”改为：“D0…Dm-1”。图3-9(a)“数据输出缓冲器”改为：“数据输出驱动器”。
7）P97 图3-10中“1677216”改为：“16M”。
7a）P102图3-14给出了一个MOS管型MROM的逻辑结构。其存储容量为16×1位，4行保存的信息分别为1001、1010、0101和0101 8）P104 图3-17(b)中“D1” 改为：“D0”。 9）P108最后一段中，“对于ROM芯片来说，它通常没有-WE引脚，” ，改为：“对于ROM芯片来说，它通常没有-WE引脚（EEPROM除外），”。 10）P109最后一段中，“图3-24给出了16个256K×8位DRAM芯片构成1M×32位存储器的芯片扩展示意图。”，改为：“图3-24给出了16个256K×8位DRAM芯片（内部采用8体结构）构成1M×32位存储器的芯片扩展示意图。” 11）P110 图3-24中，“A12~9”改为：“A17~9”。
12）P111 图3-25中，“74318（3-8译码器）”改为“74LS138（3-8译码器）”。 图3-26中, \WR\改为\WE\增加\定时发生器\到\地址多路开关\间的连线(选通控制信号) ,并且地址总线加粗；删除“目前，DRAMC大多被集成到DRAM芯片中”。
13）P113图改为如下：
+5VMREQA15 A14 A13 A12 CBAG2AY0G2BG174LS138（3-8译码器）Y2Y1Y3CPUA11 ~A0 4K×4ROMCS4K×4ROMCS4K×8RAMCSCSWE4K×8RAMCSR/WD3 ~D0 D7 ~D4
14）P114图3-27中，右边框中的“奇地址”改为“偶地址”。图3-27中删除\地址锁存器\
15）P115图3-29修改如下：
D7~D0A0A16A15A14A13~A1G2ACBA…M/IOA19~A1774LS138Y0G1≥1G2BD7~D0CS8K×8位SRAM (1)OEWEA12~A0CSD7~D0… 8K×8位SRAM (8)OEWEA12~A0偶存储体Y774LS138Y0G1G2BBHEG2ACBACPUY7A12~A0CS8K×8位SRAM (1)OEWED7~D0CSA12~A0…… 8K×8位SRAM (8)OEWED7~D0奇存储体D15~D8WRRD
16）P118中间一段中，“包括地址线（A0~A10）、数据线（D0~D15）、读写控制CE、输出驱动控制OE、忙标志BUSY。”，改为：“包括地址线（A0~A10）、数据线
《计算机组成与设计》勘误表——学生版
