一个3位flash ADC核设计
胡蓉彬;王继安;庞世甫;李威;朱鹏;龚敏
【期刊名称】《微处理机》 【年(卷),期】2008(029)006
【摘要】用CMOS反相器作比较器设计了一个3位的高速低功率flash ADC核.该ADC核可以应用到分级型和流水线型结构的ADC中,实现更高的转换位数.该3位ADC核采用Choudhury人提出的编码方案,解决了高速ADC的编码电路问题.采用SMIC的0.35μm/3.3CMOS工艺模型,用Candence软件进行仿真,该3位ADC速度高达2Gsps,在该速度下具有0.56mW的低功率. 【总页数】4页(5-8)
【关键词】CMOS反相器;编码电路;PLA电路 【作者】胡蓉彬;王继安;庞世甫;李威;朱鹏;龚敏
【作者单位】四川大学物理科学与技术学院微电子技术四川省重点实验室,成都,610064;电子科技大学微电子与固体电子学院,成都,610054;四川大学物理科学与技术学院微电子技术四川省重点实验室,成都,610064;成都华微电子系统有限公司,成都,610041;四川大学物理科学与技术学院微电子技术四川省重点实验室,成都,610064;四川大学物理科学与技术学院微电子技术四川省重点实验室,成都,610064 【正文语种】中文 【中图分类】TN722.7 【相关文献】
1.一个3位flash ADC核的设计 [C], 胡蓉彬; 王继安; 庞世甫; 朱鹏; 龚敏
2.一种基于FLASH的混合式11位ADC设计? [J], 田德永; 黄维超
3.12位电容电阻混合式SAR ADC IP核的设计 [J], 裴晓敏; 吴学军; 宋立新 4.内置一个10ppm/℃基准的纤巧型16位ADC替代微控制器的ADC [J], Steve Logan
5.一种10位200kS/s65nm CMOS SAR ADC IP核 [J], 杨银堂; 佟星元; 朱樟明; 管旭光
以上内容为文献基本信息，获取文献全文请下载
一个3位flash ADC核设计
