口，SDRAM控制器，可编程标志引脚，2个定时器及其输出指示；
?
IEEE1149.1兼容的JTAG端口用于在线仿真； 通过共享外部总线可无缝连接多达8个TS201。
?
其主要优点有：
?
提供高性能静态超标量DSP操作，专门优化适用于通信和需要多DSP处理器的应用；
?
优异的DSP算法和I/O性能表现；
DMA控制器支持14个DMA通道，可完成片内存储器，片外存储器，存储器映射外设，链路口，主机处理器和其他多处理器之间的低开销的高速传输；
?
?
非常灵活的指令集和支持高级语言的DSP结构，便于DSP编程； 可扩展的多处理器系统，连接时仅需很低的通信开销；
?
ADSP-TS201S DSP内核的结构
ADSP-TS201S系列的DSP内核主要包括运算块、程序控制器、整型ALU、数据对齐缓冲器和中断控制器等。
?
双运算模块
ADSP-TS201S的运算模块包括两个能通过相互独立或一起工作，执行
通用运算来实现单指令多数据(SIMD)引擎的计算单元，分别称为运算块X，运算块Y。每个运算模块又包含一个寄存器组和4个独立的运算单元：算术
逻辑运算单元(ALU)、通信逻辑处理单元(CLU)、乘法器、移位器。这些模块都能处理定点数和浮点数，可满足各种不同的处理要求。每个运算块包含的通用寄存器组是32位宽、多端口的，用于运算单元与数据总线之间数据传输，存储中间结果。这些寄存器都可以单字、双字、四字寄存器方式访问。
ALU完成定点数和浮点数的算术运算、定点数的逻辑运算，大多数ALU运算的数据源和目的地均为运算块的寄存器组。
CLU完成通信处理，支持通信处理的算法，如Viterbi解码、Turbo code解码、CDMA系统解调。
乘法器主要完成定点数和浮点数的乘法运算，定点数的乘累加运算，并且支持各种定点数和浮点数的数据格式。
移位器完成算术和逻辑移位，比特和比特流控制，域存储和提取操作。
?
双整数ALU(IALU)
ADSP-TS201S拥有两个IALU。能提供强大的地址产生能力和执行通用
的整数操作。每个IALU能够：
(1) 为数据提供存储器地址，为寻址提供指针的更新； (2) 支持循环缓冲和位反序寻址；
(3) 实现通用的整数操作，提高了编程的灵活性； (4) 包含一个由32个字构成的寄存器组。
作为地址产生器，IALU完成立即或间接寻址(预修改或后修改)，不受限制地
完成存储器地址取模和位反序。每个IALU能够指定单、双、四字的内存访问。IALU通过硬件支持来实现循环缓冲、位反序和零开销循环。每个IALU提供了4个循环缓冲的寄存器，因此程序能够建立最多8个循环缓冲器，循环缓冲器的起始地址是任意的。
?
程序控制器
ADSP-TS201S的程序控制器支持如下功能：
(1) 可灵活的使用汇编语言和C/C++，编写能够相应中断的程序。以
高吞吐量处理中断并且不存在错误的指令周期。
(2) 10个指令周期流水线——四个周期取指流水，六个周期执行流水——运算结果将会在操作数可用的两个周期以后得到。
(3) 提供指令寻址内存地址；控制器的指令对齐缓冲器(IAB)可以缓存最多5条预取来的指令行，以后续等待执行，程序控制器从IAB中提取指令行，并将指令发给内核模块来执行。
(4) 管理由CJMP,CALL,RTI,RTS指令，循环结构，条件，中断和软件异常决定的程序结构和程序流程。
(5) 用分支预测和128入口分支目标缓冲器(BTB)来减少分支跳转的延时，以实现条件和无条件跳转指令的高效执行和零消耗循环；正确预测跳转是零开销的，能够减少5~9个周期的开销。
?
中断控制器
DSP支持嵌套和非嵌套中断。每种中断类型在中断向量表中拥有一个寄存器，并且在中断锁存寄存器和中断屏蔽寄存器中占一位。除了可以被设置为边沿触发或电平触发以外，其他中断被固定设置为边沿触发(或电平触发)。
DSP能够区分硬件中断和软件异常，并分别处理。当软件出现异常时，DSP中止流水线中的所有指令。当硬件中断发生时，DSP将继续执行已经在流水线中的指令。
ADSP-TS201S DSP总线的结构和片内DRAM存储器
ADSP-TS201S的总线结构分为内部总线和外部总线，外部总线由外部引脚连接到处理器外。
?
内部总线
ADSP-TS201S处理器内核有3条相互独立的128位的内部数据总线
和32位的地址总线(称为I-BUS、J-BUS、K-BUS)，每条数据总线借助接口桥与所有内部存储器块相连。每条数据总线上，1个周期内允许传输多达4条指令或4个排列好的数据。片内系统单元用SOC-BUS和S-BUS总线访问存储器。在一个周期内，每个存储器块只能允许一次访问，所以应用中如果能设法把各个访问指向不同的存储器块，则这些访问可同时进行。
?
外部总线与接口
ADSP-TS201S的片内系统总线(SOC BUS)通过SOC结构与S-BUS连
接外部总线及存储器系统，如图2.2所示，所有外设都通过片内系统总线，SOC接口与S-BUS连接，进而与存储器系统、处理器核内寄存器交换数据。
图2.2 ADSP-TS201S的SOC总线结构与接口
外部总线包括32或64位数据总线、32位地址总线以及各种控制信号。其中大多数信号是双向的，因为在共享总线的多处理器系统中，TigerSHARC可以是连接在外部总线上的主控处理器，也可以是从处理器。为了提高时钟的速率，TigerSHARC处理器使用了流水式外部总线，其流水深度是可编程的，可完成处理器间通信、访问同步SRAM和DRAM(即SSRAM和SDRAM)。
最快速的协议是流水协议。TigerSHARC多处理器系统的处理器之间就是使用这个协议通信。此外，TigerSHARC还能通过此协议与其他主机或存储器系统连接。流水协议的峰值吞吐率为每个外部周期传输一个数据，其实际的吞吐率可以保持在与峰值吞吐率非常接近的水平，其中的一个原因是此协议对连续的数据流的地址范围没有限制。
另一快速协议是SDRAM。这个协议由工业标准的SDRAM芯片定义。TigerSHARC有一个片上SDRAM控制器，它可以提供访问SDRAM所需的所有控制信号(/RAS,/CAS,/SDWE,SDCKE,LDQM,HDQM)，而且可以初始化、刷新SDRAM。SDRAM的峰值吞吐率是每个周期传输一个数据。如在同一页中连续访问，则实际吞吐率可以保持在非常接近最大值的水平，此
(VR虚拟现实技术)TSHARC系列DSP应用教程秋季最全版
