.
Ec
EF Ei
?
E
v
Ec EF
Ei
?Ev
x
(a )堆积
(b) 耗尽
x
Ec
EFE i
?Ev x
(c)反型
3、 试画出中等掺杂的Si的电阻率随温度变化的曲线，并分析解释各段对应的原因和特点
（8分） 解：
可编辑文档
.
ρ
C A D
B T
（2分） 电阻率随温度的变化分三个阶段：
AB：本征激发可忽略。温度升高，载流子浓度增加，杂质散射导致迁移率也升高，故电阻率ρ随温度T升高下降；（2分）
BC：杂质全电离，以晶格振动散射为主。温度升高，载流子浓度基本不变。晶格振动散射
导致迁移率下降，故电阻率ρ随温度T升高上升；（2分）
CD：本征激发为主。晶格振动散射导致迁移率下降，但载流子浓度升高很快，故电阻率ρ
随温度T升高而下降；（2分）
4、试比较半导体中浅能级杂质和深能级杂质对其电学参数的影响，并说明它们在实践中的
不同应用。（7分）
答：在常温下浅能级杂质可全部电离，可显著地改变载流子的浓度，从而影响半导体材料的电导率。深能级杂质在常温下，较难电离，并且和浅能级杂质相比，掺杂浓度不高，故
可编辑文档
.
对载流子的浓度影响不大，但在半导体中可以起有效的复合中心或陷阱作业，对载流子的复合作用很强。（4分）
所以，在实际的应用中，通过浅能级杂质调节载流子的浓度、电阻率，改变材料的导电类型；而通过深能级杂质提供有效的复合中心，提高器件的开关速度。（3分）
四、计算题 （2×10分）
1、设p型硅能带图如下所示，其受主浓度NA=1017/cm3，已知：WAg=4.18eV，WPt=5.36eV，NV=1019/cm3，Eg=1.12eV，硅电子亲和能χ＝4.05eV，试求：（10分） （1）室温下费米能级EF的位置和功函数WS;
（2）不计表面态的影响，该p型硅分别与Pt和Ag接触后是否形成阻挡层？ （3）若能形成阻挡层，求半导体一边的势垒高度。
（已知WAg=4.81eV, WPt=5.36eV, Nv=1019cm-3, Eg=1.12eV, Si的电子亲和能Χ＝4.05eV）
E0 WS χ EC En EF EV Eg=1.12eV
解：（1）室温下，杂质全部电离，本征激发可以忽略，则：
p0?NA?Nvexp(?EF?EV) （1分） kT可编辑文档
.
NV1019EF?EV?kTln?EV?0.026ln17?EV?0.12eV （2分）
NA10∴ En?Eg?0.12?1.12?0.12?1.0eV （1分）
所以，功函数为：Ws?En???1.0?4.05?5.05(eV) （1分）
(2) 不计表面态的影响，对P型硅，当Ws＞Wm时，金属中的电子流向半导体，使得表面势Vs＞0，空穴附加能量为qVs，能带向下弯，形成空穴势垒。故p型硅和Ag接触后半导体表面形成空穴势垒，即空穴的阻挡层；而Wpt=5.36eV大于Ws=5.05eV, 所以p型硅和Pt接触后不能形成阻挡层。 （3分）
(3) Ag和p-Si接触后形成的阻挡层的势垒高度为：
qVD?Wm?Ws?4.81?5.06??0.24(eV) （2分）
5、一个理想的MOS电容器结构，半导体衬底是掺杂浓度NA=1.5×1015cm-3的p型硅。如氧
化层SiO2的厚度是0.1μm时，阈值电压VT为1.1V,问氧化物层的厚度为0.1μm时，其VT是多少？（10分）
解： VT??QSQSdQ?VS??0S?2VB （2分） C0?0?r0∴??0?r0?QVT1?2VBVT1??(S)d01?2VB （1分） d01?0?r0∴?QS?0?r0QS?VT1?2VB d01代入 VT2??(?0?r0)d02?2VB （1分）
可得：VT2?(VT1?2VB)
d020.2?m?2VB?(VT1?2VB)?2VB?2VT1?2VB （2分） d010.1?m
可编辑文档
.
qVSni2qVEi?EFqV因为：ns?np0exp()?niexp(B) （2分） )?exp(S)P0?NA?niexp(KTKTKTpp0KTkTNA1.5?1015所以，VB?Ei?EF?ln?0.026?ln?0.30(V) （1分）
qni1.5?1010故VT2?2?1.1?2?0.3?1.6(V) （1分）
朱俊 2006-12-28
可编辑文档
电子科技大学2007半导体物理期末考试试卷试题答案
