A: 5 B: 4 C: 3 D: 2
正确答案:
(单选题)11: MAXPLUSSII中编译VHDL源程序时，要求（ ）。 A: 文件名和实体可不同名 B: 文件名和实体名无关 C: 文件名和实体名要相同 D: 不确定 正确答案:
(单选题)12: 在VHDL语言中，下列对时钟边沿检测描述中，错误的是 A: if clk’event and clk = ‘1’ then B: if falling_edge(clk) then
C: if clk’event and clk = ‘0’ then
D: if clk’stable and not clk = ‘1’ then 正确答案:
(单选题)13: EAB中RAM的大小可灵活配置，Altera FLEX 10K 系列器件中的EAB作RAM用时，有哪几种配置模式
A: 512x8，1024x4，2048x2，4096x1 B: 256x8，512x4，1024x2，2048x1 C: 256x4，512x2，1024x1
D: 256x16，512x8，1024x4，2048x2 正确答案:
(单选题)14: VHDL常用的库是 A: IEEE B: STD C: WORK D: PACKAGE 正确答案:
(单选题)15: 请在下例的语句中选择所需的符号____。signal a,b,c : std_logic;c____a＋b after 10ns; A: :＝ B: <＝ C: ＝＝ D: ＝
正确答案:
(单选题)16: 在VHDL中，用语句( )表示检测clock的上升沿。
A: clock'EVENT
B: clock'EVENT AND clock='1' C: Clok='0'
D: clock'EVENT AND clock='0' 正确答案:
(单选题)17: 根据VHDL语法规则，下面哪个标识符是非法的标识符 A: not—Ack B: constant C: FFT_1024_1 D: state0 正确答案:
(单选题)18: 在元件例化语句中，用_______符号实现名称映射，将例化元件端口声明语句中的信号与PORT MAP（）中的信号名关联起来。 A: = B: := C: <= D: => 正确答案:
(单选题)19: 下面哪个说法是错误的
A: 进程语句与进程语句之间是并行执行的，进程语句内部是顺序执行的 B: 进程语句是可以嵌套使用的
C: 块语句与块语句之间是并行执行的，块语句内部也是并行执行的 D: 块语句是可以嵌套使用的 正确答案:
(单选题)20: 下面哪种语句不是并行语句 A: wait语句 B: process语句 C: 块语句 D: 生成语句 正确答案:
电子科大19春《EDA技术》在线作业2
