6．3，4（b） 所示电路的状态方程组为
代入无效状态11，可得次态为00，输出Y=1。如图(c)
6.5.1 试画出图题⒍⒌1所示电路的输出(Q3—Q0)波形，分析电路的逻辑功能。
解：74HC194功能由S1S0控制
00 保持， 01右移 10 左移 11 并行输入
当启动信号端输人一低电平时，使S1=1，这时有S。＝Sl＝1，移位寄存器74HC194执行并 行输人功能，Q3Q2Q1Q0＝D3D2D1D0＝1110。启动信号撤消后，由于Q。＝0，经两级与 非门后，使S1=0，这时有S1S0＝01，寄存器开始执行右移操作。在移位过程中，因为Q3Q2、 Q1、Q0中总有一个为0，因而能够维持S1S0=01状态，使右移操作持续进行下去。其移位 情况如图题解6，5，1所示。
由图题解6．5。1可知，该电路能按固定的时序输出低电平脉冲，是一个四相时序脉冲产生 电路。
6.5.6 试用上升沿触发的D触发器及门电路组成3位同步二进制加1计数器；画出逻辑图
解：3位二进制计数器需要用3个触发器。因是同步计数器，故各触发器的CP端接同一时 钟脉冲源。
（1）列出该计数器的状态表和激励表，如表题解6.5.6所示‘
(2) 用卡诺图化简，得激励方程
（3）画出电路
6.5.10 用JK触发器设计一个同步六进制加1计数器
解：需要3个触发器
（1）状态表，激励表
（2）用卡诺图化简得激励方程
（3）画出电路图
（4）检查自启动能力。
当计数器进入无效状态110时，在CP脉冲作用下，电路的状态将按
110→111－→000 变化，计数器能够自启动。
6.5.15 试用74HCT161设计一个计数器，其计数状态为自然二进制数1001～1111。
解：由设计要求可知，74HCT161在计数过程中要跳过0000～1000九个状态而保留1001～ 1111七个状态。因此，可用“反馈量数法”实现：令74HCT161的数据输人端D3D2D1D0＝1001，并将进位信号TC经反相器反相后加至并行置数使能端上。所设计的电路如图题解 6。5．15所示。161为异步清零，同步置数。
6.5.18 试分析电路，说明电路是几进制计数器
解：两片74HCT161级联后，最多可能有162＝256个不同的状态。而用“反馈置数法”构 成的图题6．5。18所示电路中，数据输人端所加的数据01010010，它所对应的十进制数是 82，说明该电路在置数以后从01010010态开始计数，跳过了82个状态。因此，该计数器的 模M=255－82＝174，即一百七十四进制计数器。
6.5.19 试用74HCT161构成同步二十四一制计数器，要求采用两种不同得方法。
解：因为M=24，有16＜M＜256，所以要用两片74HCT161。将两芯片的CP端直接与计数 脉冲相连，构成同步电路，并将低位芯片的进位信号连到高位芯片的计数使能端。用“反馈 清零法”或“反馈置数法”跳过256－24＝232个多余状态。
反馈清零法：利用74HCT161的“异步清零”功能，在第24个计数脉冲作用后，电路的输 出状态为00011000时，将低位芯片的Q3及高位芯片的Q0信号经与非门产生清零信号，输
电子技术基础（数字部分）第五版答案康华光
