3 数字钟设计
3.1数字钟的工作原理
数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和校分功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路和振荡器组成。主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。采用6个数码管显示。工作原理图如图3.1所示。
图3.1 数字钟的工作原理图
6
3.2数字钟模块功能说明
自顶向下分解图
顶层模块图
（1） Clk为1hz信号输入 （5）h[6.0]，,h1[6.0]为小时数据输出 （2） Reset为清零输入 （6）m[6.0], m1[6.0]为分钟数据输出 （3） Setmin为手动调分 （7）s[6.0], s1[6.0]为秒数据输出 （4） Sethour为手动调时
秒模块图
（1） Clk为1hz信号输入 （2） Reset为清零输入 （3） Setmin为手动调分 （4） cmin为分进位信号 （5） dout[6.0]为数据输出
7
分模块图
（1） Clk1为1hz信号输入 （2） Reset为清零输入 （3） Sethour为手动调时 （4） Clk为进位脉冲
（5） dout[6.0]为数据输出 （6） chour为时进位脉冲
时模块图
(1) Clk为进位脉冲
(3) dout[5.0]为数据输出
译码器模块
（1）BCD码输入
（2）七段共阴码输出
8
3.3晶体振荡器
晶体振荡电路是构成数字式时钟的核心，它保证了时钟走时准确及稳定。晶体振荡器它的作用是产生时间标准信号。数字钟的精度主要取决于时间标准信号的频率及其稳定度。因此，一般采用石英晶体振荡器经过分频得到这一信号。晶体振荡器电路给数字钟提供一个频率稳定准确的4MHz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。如图3.2所示晶体振荡电路框图。
图3.2 晶体振荡电路
3.4分频器
分频器电路将4M的高频方波信号经4M次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。本次设计是运用VHDL语言设计的分频器进行分频，分频电路可提供1HZ 的方波为为后级电路输送一秒脉冲信号。
9
4 系统仿真
4.1秒计数器电路仿真图
秒表计数器电路仿真图如图4.1:将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲，仿真结果正确。
图4.1 秒计数器电路仿真图
4.2分计数器电路仿真图
分计数器电路仿真图如图4.3：“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。Reset为清零控制端，sethour为时进位脉冲信号，仿真结果正确。
图4.3 分计数器电路仿真图
10
EDA数字时钟的设计资料
