摘 要 系统使用EDA技术设计了数字钟，采用硬件描述语言VHDL按模块化方式进行设计，然后进行编程，时序仿真等。利用VHDL语言完成了数字钟的设计。该数字钟能实现时、分、秒计数的显示功能，且以24小时循环计时。整个系统结构简单，使用方便，功能齐全，精度高，具有一定的开发价值。
关键字
数字钟；EDA；VHDL；1
目录
1 引 言......................................................................................................................................... 3
1.1课题的背景、目的 ............................................................................................................. 3 1.2 设计的内容 ........................................................................................................................ 3 2 EDA、VHDL简介 .......................................................................................................................... 4
2.1 EDA技术 ........................................................................................................................... 4 2.2 硬件描述语言——VHDL ................................................................................................. 4
VHDL的简介 ................................................................................................................... 4 VHDL语言的特点 ........................................................................................................... 5 VHDL的设计流程 ........................................................................................................... 5
3 数字钟设计 ................................................................................................................................. 6
3.1数字钟的工作原理 ............................................................................................................. 6 3.2数字钟模块功能说明 ......................................................................................................... 7 4 系统仿真..................................................................................................................................... 10
4.1秒计数器电路仿真图 ....................................................................................................... 10 4.2分计数器电路仿真图 ....................................................................................................... 10 4.3 小时计数器电路仿真图 .................................................................................................. 11 4.4译码驱动电路仿真图 ....................................................................................................... 11 结束语 ............................................................................................................................................ 12 致 谢........................................................................................................................................... 12 参考文献......................................................................................................................................... 12 附 件........................................................................................................................................... 13
2
1 引 言
随着社会的发展，科学技术也在不断的进步。特别是计算机产业，可以说是日新月异，数字钟作为计算机的一个组成也随之逐渐进入人们的生活，从先前的采用半导体技术实现的数字钟到现在广泛应用的采用高集成度芯片实现的数字钟。数字钟正在向着功能强，体积小，重量轻等方向不断发展，本设计主要介绍的是一个基于超高速硬件描述语言VHDL对数字钟中显示电路进行编程实现。
近年来，集成电路和计算机应用得到了高速发展，现代电子设计技术已迈入一个崭新的阶段，具体表现在：（1）电子器件及其技术的发展将更多地趋向于为EDA服务；（2）硬件电路与软件设计过程已高度渗透；（3）电子设计技术将归结为更加标准、规范的EDA工具和硬件描述语言VHDL的运用；（4）数字系统的芯片化实现手段已成主流。因此利用计算机和大规模复杂可编程逻辑器件进行现代电子系统设计已成为电子工程类技术人员必不可少的基本技能之一。
1.1课题的背景、目的
本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，加深对硬件电路结构的理解。通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。通过对实用数字钟的设计，巩固和综合运用EDA技术的基本理论和方法，理论联系实际，提高IC设计能力，提高分析、解决EDA技术实际问题的独立工作能力。通过课程设计深入理解EDA技术和VHDL语言自顶向下设计的原理，达到课程设计的目标。
1.2 设计的内容
利用VHDL设计数字钟显示电路的各个模块，并使用EDA工具对各模块进行仿真验证。数字钟显示电路的设计分为下面几个模块：秒计数模块、分计数模块、小时计数模块.。完成以后把各个模块整合后，显示相应的输出状态。
3
2 EDA、VHDL简介
2.1 EDA技术
EDA是电子设计自动化（Electronic Design Automation）缩写，EDA是以计算机为工具，根据硬件描述语言HDL（ Hardware Description language）完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。典型的EDA工具中必须包含两个特殊的软件包，即综合器和适配器。综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述，针对给定的硬件系统组件，进行编译、优化、转换和综合，最终获得我们欲实现功能的描述文件。综合器在工作前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。
2.2 硬件描述语言——VHDL
VHDL的简介
VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，（简称93版）。现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL于Verilog语言将承担起大部分的数字系统设计任务。
4
VHDL语言的特点
1.用VHDL代码而不是用原理图进行设计，意味着整个电路板的模型及性能可用计算机模拟进行验证。
2.VHDL元件的设计与工艺u无关，与工艺独立，方便工艺转换。 3.VHDL支持各种设计方法，自顶向下、自底向上或者混合的都可以。 4.可以进行从系统级到逻辑级的描述，即混合描述。
5.VHDL区别于其他的HDL，已形成标准，其代码在不同的系统中可交换建模。
VHDL的设计流程
1.设计规范的定义
明确这个系统有哪些设计要求，和你要想到达的目标。 2.采用VHDL进行设计描述
这部分包括设计规划和程序的编写。设计规划主要包括设计方式的选择及是否进行模块划分。设计方式一般包括直接设计，自顶向下和自底向下设计，这个和其他软件语言差不多。最重要还是模块划分。 3.VHDL程序仿真
4.综合、优化和布局布线
综合指的是将设计描述转化成底层电路的表示形式，其结果是一个网表或者是一组逻辑方程；优化，这个主要是为了提高程序的执行效率及减少资源的利用；布局布线，指的是将逻辑关系转化成电路连接的方式。 5.仿真
这个与VHDL程序仿真不同，这个不仅是对逻辑方面的验证，还要进行时序功能验证。 6.器件编程
5
EDA数字时钟的设计资料
