VHDL硬件描述语言的教案
第一章 概述
教学内容：
1、课程简介：本门课的学习基础是建立在《数字电路与系统》这门课的基础上。 2、课程的学时分配：
理论教学： 16学时；实验教学：16学时。
理论教学：共分成为七个部分。 第一部分： 概述
介绍了VHDL硬件描述语言的发展过程，为什么要学习VHDL语言以及传
统设计与VHDL设计的对照。
第二部分： VHDL的模型结构
详细介绍了VHDL语言的实体和结构体。
第三部分： 基本词法元素、标识符、数据对象、属性及运算符。
第四部分： VHDL的基本语句、子结构、包集合及配置
介绍了顺序语句和并发语句，在学生掌握了VHDL的基本语句基础上，再介
绍它的包、库及配置。
第五部分： 组合逻辑电路设计
介绍了基本门、编码器、译码器、多路选择器、比较器、求补器、三态门及
总线缓冲器。
第六部分： 时序逻辑电路设计
介绍了触发器、比较器、锁存器、计数器移位寄存器和状态机的设计； 第七部分： 数字系统的设计举例。
实验教学：
共分为十个实验，其中实验九和实验十为大型实验。
成绩评定标准：本门课是实践性很强的课程，成绩评定是以完成的实验的情况来定。
完成六个实验以下为：不及格。
完成六～七个实验为：及格。
完成八个实验为：中等。
完成九个实验为：良好。 完成十个实验为：优秀。 1.1 VHDL的诞生 一、目的
二、DOD为什么会提出这个计划呢？ 1、原因
2、问题的解决
1.2 为什么要用VHDL语言
一、为什么要用VHDL语言 二、如何学习VHDL语言 1、介绍VHDL的参考书 2、注意学习方法 3、强调上机
强调: 编程实验是掌握VHDL最佳的途径。
三、VHDL的主要优点(4个优点) 四、VHDL的不足之处
五、用VHDL设计硬件电路的过程 详细介绍VHDL的一般设计流程 1.3 传统设计与VHDL设计的对照 一、传统设计
二、VHDL语言的设计
三、传统设计与VHDL设计的对照
教学要求：
1、了解VHDL硬件描述语言的发展过程。
2、懂得为什么要学习VHDL语言重要性。
3、掌握传统设计和VHDL设计的对应关系，即：VHDL的实体对应电路的符号，
VHDL的结构体对应电路图（功能）。
教学重点：1、让学生了解VHDL硬件描述语言的发展过程和应用前景。 2、让学生懂得学习VHDL语言的重要性以及学习的方法。
教学方法：采用传统设计和VHDL设计的方法进行对比的方式来阐述第一章的内容。
教学手段：采用多媒体PPT播放达到良好的教学目的。
第二章 VHDL的模型结构
教学内容：
2.1 VHDL语言设计的基本单元及其构成
2.1.1设计实体（Design entity)
实体的一般格式为：
ENTITY 实体名 IS
[GENERIC （类属表）；]
PORT （端口表）；
END 实体名；
一、类属（GENERIC）
二、端口（PORT）
1、端口名
2、模式
3、数据类型（TYPES）
2.1.2 结构体（ARCHITECTURE）
用VHDL语言描述结构体功能有三种方法：
（1）行为描述法：以算法的形式来描述数据变换。
（2）数据流描述法：是按照数据流动的方向来进行描述的。
（3）结构描述法：是按照逻辑元件的连接进行描述的。
结构体的一般描述格式
ARCHITECTURE 结构体 OF 实体名 IS
[定义语句] [信号定义]； [类型定义]； [元件定义]； [子程序定义]；
BEGIN
[并行处理语句]； [并行信号赋值语句]； [进程语句]； [元件例化语句]；
END [结构体名]；
1、结构体名称的命名 2、定义语句
3、并行处理语句
2.2 结构体的描述方式
一、行为描述
二、结构描述(structural descriptions) 三、数据流描述（Dataflow Descriptions)
教学要求：
1、了解一个完整的VHDL语言程序通常包含五个部分：
实体（ENTITY）
结构体（ARCHITECTURE） 配置（CONFIGURATION） 包集合（PACKAGE） 库（LIBRARY）
其中，实体和结构体是构成一个系统或电路的最基本结构。
2、掌握VHDL语言描述结构体功能的三种设计和描述方法（即：行为描述、结构描述、数据流描述）。
教学重点： 1、实体
（1）类属
强调：类属在可编程器件的开发工具中一般都不支持，只有在EDA的工具中才支持。如果
支持也是有选择性的支持。 （2）端口
强调：① 端口组织结构必须是一个名字、一个通信模式、一个数据类型。
② 端口名的命名要与惯例接轨。
③ 端口名一定要用英文字母打头。 （3）端口模式
强调：正确使用端口模式。掌握好：OUT 与 BUFFER 和 BUFFER 与INOUT它们之间的应
用范围。
（4）数据类型
强调：VHDL语言是一种强类型语言，数据类型定义严格。使用时端口的数据类型一定要匹
配，否则就会出错。
2、结构体
用VHDL语言描述结构体功能有三种方法：
（1）行为描述法：以算法的形式来描述数据变换。
（2）数据流描述法：是按照数据流动的方向来进行描述的。
（3）结构描述法：是按照逻辑元件的连接进行描述的。 一、结构体的一般描述格式
ARCHITECTURE 结构体 OF 实体名 IS [定义语句] [信号定义]； [类型定义]； [元件定义]； [子程序定义]；
BEGIN
[并行处理语句]； [并行信号赋值语句]； [进程语句]； [元件例化语句]；
END [结构体名]； 二、 结构体的描述方式
结构体的三种描述方式采用举例（例如：用四位等值比较器）来说明。
强调: 在三种描述方式中，特别要重点介绍结构描述法。因为它不仅是一种设计方法，还
是一种设计思想，是大型电子系统设计高层次主管人员必须掌握的设计方法。
教学方法：1、大量采用举例。
2、通过实验的方法来验证理论课上讲的内容。 3、采用课堂提问的方式，一对一的进行交流。
教学手段：采用多媒体PPT播放达到良好的教学目的。 作业：（上机实验）
实验一：
1. fundation3.1和ISE5.2i 开发软件的使用。 2. 实验一 ：四位等值比较器（结构化描述）（作业）。
第三章 基本词法元素、标识符、数据对象、
数据类型 及属性
教学内容：
3.1 基本词法单元
一、注释 二、数的表示 三、字符 四、字符串 五、位串
3.2 标识符(Identifiers)
VHDL 的标识符和规则。
3.3 数据对象（Data Objects 新概念） 1、介绍常量（constant）、信号（signal)、变量（variable)的物理含义。 2、介绍常量（constant）、信号（signal)、变量（variable)的书写格式。 3、变量的使用规则和限制范围。 4、有关信号的使用规则说明。 5、信号与变量的区别
3.4 数据类型（Data Type)
VHDL的主要数据类型包含有：标量类型、复合类型、存取类型和文件类型。 重点介绍：标量类型、复合类型。存取类型和文件类型不介绍。 一、标量类型 （scalar types) 1、介绍它的写格式为：
Type <标识符> is <类型定义 > ； 2、分别介绍
① 整数类型（Integer Types) ② 浮点类型（Floating Types) ③ 可枚举类型（Enumeration Type) ④ 物理类型（Physical Types) 二、复合类型（Composite Type ）
1、介绍数组类型和记录类型的定义。
2、介绍数组类型（Array Types)的书写格式。 3、介绍记录类型（Record Types）的书写格式。 三、子类型（subtype)
1、介绍子类型的书写格式。
2、介绍它的范围限制和下标限制。 四、数据类型的转换 分别介绍：
“std_logic_1164”、 “std_logic_arith”、 “std_logic_unsignend”
三个的包集合中提供的数据类型变换函数。
VHDL的教案
