好文档 - 专业文书写作范文服务资料分享网站

Verilog编码规范报告

天下 分享 时间: 加入收藏 我要投稿 点赞

Verilog编码标准

〔仅供内部使用〕

拟制: 审核: 批准:

版权所有 侵权必究

xxx 审核者 批准者

日期: 日期: 日期:

xxx yyyy-mm-dd yyyy-mm-dd

学习文档 仅供参考

修订记录

修订日期 修订版本 描述 修订者

学习文档 仅供参考

目录

1 命名标准 ................................................................................................................. 6 2 代码编写标准 ......................................................................................................... 8

2.1 版面........................................................................................................... 8 2.2 编写代码标准........................................................................................... 8 3 电路设计规则 ....................................................................................................... 16

3.1 时钟......................................................................................................... 16 3.2 复位......................................................................................................... 17 3.3 防止LATCH ........................................................................................... 18 3.4 防止组合反馈......................................................................................... 18 3.5 赋值语句................................................................................................. 18 3.6 case语句和if-then-else语句 ................................................................ 18 3.7 状态机..................................................................................................... 19 3.8 异步逻辑................................................................................................. 20 4 模块划分 ............................................................................................................... 21 5 提高可移植性的编码风格 ................................................................................... 21

5.1 采用参数化设计..................................................................................... 21 5.2 采用独立于工具平台和工艺库的设计................................................. 22 5.3 尽量使用已经得到验证的IP ................................................................ 22 6 其他一些设计建议 ............................................................................................... 22 7 附件 ....................................................................................................................... 24 8 参考文档: ........................................................................................................... 28

学习文档 仅供参考

Verilog编码规范报告

Verilog编码标准〔仅供内部使用〕拟制:审核:批准:版权所有侵权必究xxx审核者批准者日期:日期:日期:xxxyyyy-mm-ddyyyy-
推荐度:
点击下载文档文档为doc格式
7pa7p7hf2c7916095eiv3gyk618jli007xf
领取福利

微信扫码领取福利

微信扫码分享