毕 业 设 计 开 题 报 告
２．本课题要研究或解决的问题和拟采用的研究手段（途径）： 本课题是在航天一院的横向课题“XX测量系统地面测试台设计”的支撑下进行的，主要进行地面测试台的异步串行通信电路设计。 一、 课题研究的内容 本课题要求设计基于FPGA的异步串行通信电路，该电路能够实现与采编器之间的数据传输。工作内容如下： 1．了解FPGA的特性和工作原理； 2. 以FPGA为核心设计异步串行通信电路； 3．学习VHDL语言，编写FPGA控制程序； 4．掌握PROTEL软件，画出电路原理图，制作PCB电路板，并进行电路调试。 二、 课题的研究途径 系统设计总的流程图: 采 编 器 接 口 电 路 接口控制模块 异步串行接收模块 异步串行发送模块 波特率发生模块 FPGA控制模块
FPGA控制模块是本设计的关键所在。如图所示，该模块主要由波特率发生模块、接收模块、发送模块、接口控制模块组成。通过用VHDL语言编写的各功能模块来实现采编器与USB接口之间的数据通信。 接收模块接收来自采编器的串行数据，转变为并行数据并送给USB接口； 发送模块则将USB接口送来的并行数据转变成串行数据并送给采编器。在串行异步通信中，数据位是以字符为传送单位，数据位的前、后要有起始位、停止位，另外可以在停止位的前面加上一个比特位(bit)的校验位。起始位是一个逻辑0，总是加在每一帧的开始，为的是提醒数据接收设备接收数据，在接收数据位过程中又被分离出去。数据位根据串行通信协议，允许传输的字符长度可以为5、6、7或8位。通常数据位为7位或8位，如果要传输非ASCII数据（假如使用扩展字符设置的文本或者二进制数据），数据位格式就需要采用8位。数据位被传输时从一个字符的最低位数据开始，最高位数据在最后。例如字母C在ASCII表中是十进制67，二进制的，那么传输的将是。校验位是为了验证传输的数据是否被正确接收，常见的校验方法是奇、偶校验。另外校验位也可以为0校验或者1校验，即不管数据位中1的个数是多少，校验位始终为0或者1，如果在传输的过程中校验位发生了变化，这就提示出现了某类错误。不过，在传输数据的时候，也可以不用校验位。停止位，为逻辑1，总在每一帧的末尾，可以是1位、1.5位或者2位。最常用的是1位，超过1位的停止位通常出现在这样的场合：在处理下一个即将发送来的字符之前接收设备要求附加时间。以上功能又是在接口控制模块与波特率发生模块的协同下完成的。 6
参考文献 [1]谢军．单片机与嵌入式系统应用.北京：机械工业出版社,2002.7 [2]刘凌 胡永生． 数字信号处理的FPGA 实现 ．北京：清华大学出版社，2003.53 [3]朱明程．FPGA 原理及应用设计．北京：电子工业出版社，2001.104 [4]侯伯亭 顾新编.VHDL硬件描述语言及数字逻辑电路设计.西安：西安电子科技大学版社 2003.56 [5]李圣怡 戴一帆 王宪平.Windows环境下软硬件接口技术[M].长沙:国防科技大学出版社,2001.25 [6]王振红 .VHDL数字电路设计与应用实践教程. 北京：机械工业出版社, 2003.61 [7]王诚，薛小刚，钟信潮．FPGA及 CPLD 设计.北京：人民邮电出版社,2003.92 [8]杨涛. 高速高精度数据采集系统的研制. 北京：电子工业出版社，2005.07.02 [9]朱明程. FPGA原理及应用设计. 北京：电子工业出版社，2001.10 [10]褚振勇 瓮木云. FPGA 的设计与应用. 西安：西安电子科技大学出版社，2002.27 [11]王志鹏 付玉琴.可编程逻辑器件开发技术MAX+plusⅡ.北京：国防工业出版社，2005.5 [12]潘永雄 沙河 ,刘向阳 .电子线路CAD使用教程. 西安：西安电子科技大学出版社,2004.14 [13]段吉海 黄智伟.基于CPLD/FPGA的数字通讯系统建模与设计.北京：电子工业出版社，2004.26 [14]任晓东.CPLD/FPGA高级应用于开发指南.北京：电子工业出版社，2003.12 [15]宋俊德．可编程逻辑器件(PLD)原理与应用．北京:电子工业出版社，1994.10 [16]ARMSTRONG J R， FRAY FG.VHDL设计表示和综合.李宗伯，王蓉晖译.北京：机械工业出版社，2002.28
毕 业 设 计 开 题 报 告
指导教师意见： 王新儒同学针对毕业设计课题查阅了相关的资料，开题报告从课题的研究背景和研究现状两方面进行了综述，对异步串行通信的特点、研究现状及采用FPGA进行异步串行通信设计的特点等进行了综述，综述基本达到了广度和深度的要求。 开题报告中，针对“基于FPGA的异步串行通信电路设计”毕业课题，提出了设计方案，该方案以FPGA为控制核心，完成采编器与测试平台之间的异步串行通信。方案基本可行，工作内容基本符合毕业设计的要求。 王新儒同学的整个毕业设计工作量和工作难度适中，通过一学期的学习和工作，应该能够按时完成任务书规定的工作。 鉴于以上所述，同意王新儒同学开题。 指导教师： 年 月 日 所在系审查意见： 系主任： 年 月 日 8
基于VHDL的UART设计的开题报告 - 图文
