基本数字逻辑单元HDL描述
基本数字逻辑单元HDL描述--存储器HDL描述
存储器按其类型主要分为只读存储器和随机存储器两种。
?虽然存储器从其工艺和原理上各不相同，但有一点是相同的，即存储器是单个存储单元的集合体，并且按照顺序排列。其中的每一个存储单元由N位二进制位构成，表示存放的数据的值。思考：区分分布式存储器和块存储器的概念。
存储器HDL描述
--ROM HDL描述
?只读存储器的数据被事先保存到了每个存储单元中，在FPGA中保存数据的方法有很多。
?当对ROM进行读操作时，只要在控制信号的控制下，对操作的单元给出读取的数值即可。
图中：
EN为ROM的使能信号，ADDR为ROM的地址信号，CLK为ROM的时钟信号，DATA为数据信号。
存储器HDL描述
--ROM HDL描述方法1
module rams_21a(input en,
input [5:0] addr,input clk,
output reg[19:0] data);
always @(posedgeclk)beginif(en)
case(addr)
连续下一页
存储器HDL描述
--ROM HDL描述方法1
6'b000000: data <= 20'h0200A; 6'b100000: data <= 20'h02222;6'b000001: data <= 20'h00300; 6'b100001: data <= 20'h04001;6'b000010: data <= 20'h08101; 6'b100010: data <= 20'h00342;6'b000011: data <= 20'h04000; 6'b100011: data <= 20'h0232B;6'b000100: data <= 20'h08601; 6'b100100: data <= 20'h00900;6'b000101: data <= 20'h0233A; 6'b100101: data <= 20'h00302;6'b000110: data <= 20'h00300; 6'b100110: data <= 20'h00102;6'b000111: data <= 20'h08602; 6'b100111: data <= 20'h04002;6'b001000: data <= 20'h02310; 6'b101000: data <= 20'h00900;6'b001001: data <= 20'h0203B; 6'b101001: data <= 20'h08201;6'b001010: data <= 20'h08300; 6'b101010: data <= 20'h02023;6'b001011: data <= 20'h04002; 6'b101011: data <= 20'h00303;连续下一页
第6章 基本数字逻辑单元HDL描述（第4讲） - 图文
