第五章 参考答案
1.简述SRAM芯片与DRAM芯片的共同点与不同点。
答：SRAM与DRAM的共同点：都属于随机存取存储器，具有易失性。
SRAM与DRAM的共同点：SRAM利用双稳态触发器电路保存信息，集成度比DRAM低，功耗比DRAM大；DRAM利用MOS管栅极和源极之间的极间电容C保存信息，需要刷新电路保证信息较长时间保存。
2.叙述ROM芯片的常见分类，各种ROM芯片的特点及其适用场合。 答：ROM的常用分类结果：
掩膜ROM：生产完成的芯片已保存了信息，保存的信息无法修改，适用于大批量的定型产品中。
PROM：PROM可以一次写入信息，一旦写入无法更改，适用于小批量的定型产品中。 EPROM：紫外线擦除可多次编程的存储器，适用于新产品的开发。 EEPROM：电擦除可多次编程的存储器，适用于需要在线修改的场合。
3.利用4片6116（2K×8位）芯片设计连续存储器，采用全地址译码。设起始地址为60000H，求存储器的最后一个单元地址。
答：存储器的最后一个单元地址为：61FFFH.
4．用6264 RAM（8K×8位）芯片构成256K字节存储器系统，需要多少片6264芯片？20位地址总线中有多少位参与片内寻址？有多少位可用作片选控制信号？ 答：需要32片6264芯片。
20位地址总线中有13位参与片内寻址；有7位可用作片选控制信号。
5.某微机系统中ROM区有首地址为9000H，末地址为FFFFH，求其ROM区域的存储容量。 答：其ROM区域的存储容量为28K。
6．在8088CPU的系统中扩展32K字节的RAM，其扩充存储空间的起始地址为08000H。设系统的地址总线为A19~A0，数据总线为D7~D0，存储器芯片选用6264。利用74LS138译码器设计译码电路，并画出扩充的存储器系统的连线图。
8088系统 解： BUS
D0~D7 MEMW MEMR
A0~A12 A 19 A18 A17 A 16
A15 A 14 A13 D0~D7 R/W D0~D7 6264 1# CS OE A0~A12 R/W D0~D7 6264 2# CS OE A0~A12 R/W D0~D7 6264 3# CS OE A0~A12 R/W D0~D7 6264 4# CS OE A0~A12 & +
Y4 G1 G2A Y5 Y6 G2B Y7 74LS138 C B A A0~A12 7．选用2764、6264存储器芯片，为8086 CPU最小方式系统设计16K字节的ROM和256K字节的RAM，利用74LS138译码器画出译码电路和存储器芯片的连接图。
解： 8086系统 BUS D0~D7 MEMW MEMR
A0~A12 A19
A15 A14 A13
A16 A17 A18 D0~D7 D0~D7 2764 1# CS OE A0~A12 D0~D7 2764 2# CS OE A0~A12 R/W D0~D7 OE A0~A12 … R/W D0~D7 6264 32# CS OE A0~A12 6264 1# CS & G1 G2A Y6 G2B 74LS138 C B A Y7 A0~A12
Y0 G1 G2A Y1 G2B Y2 Y3 74LS138 C … B A … G 1Y0 G2A Y1 G2B Y2 Y3 74LS138 C … B A Y0 G1 G2A Y1 G2B Y2 Y3 74LS138 C … B A G 1Y0 G2A Y1 G2B Y2 74LS138 … C Y3 B A
8．有一个2764EPROM芯片的译码电路如图所示，请写出该芯片的地址范围。
A15
A11 12 A 13 A A 14A Y0 B C G G 12B Y4 A
┇19
& G2B Y 5 & CS 2716 图 习题 8
答：芯片的地址范围：FE000H~FE7FFH或FE800H~FEFFFH。
9．若CPU访问由256K×1位的DRAM芯片组成的512K×8位的存储器子系统，请问CPU需要使用的地址引脚数、DRAM的地址引脚数和所需片选信号数分别是什么？ 答：CPU需要使用的地址引脚数：19。
DRAM的地址引脚数：9； 所需片选信号数：2。
10．简述高速存储器Cache的基本工作原理。
答：在某一时间间隔内，CPU对局部范围的存储器访问较频繁，而对其它地址的访问较少。使用高性能的SRAM芯片组成容量较小的Cache，存放当前常用的代码，保证CPU读取Cache中数据的命中率较高，缩短相应的存取时间。
11．使用虚拟存储器和高速缓冲存储器（Cache）如何提高存储器系统的性能价格比？ 答：使用虚拟存储器可以保证计算机在不提高成本的前提下，提高有效的存储空间。
使用高速缓冲存储器（Cache）可以保证计算机在不提高成本的前提下，缩短计算机访问存储器的时间。
微机原理与接口技术第五章课后答案
