微处理器系统结构与嵌入式系统设计(第二版)答案全

由天下分享时间：2025/3/12 16:19:52 加入收藏我要投稿点赞

A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 第一片 0000H~ 地址范围 1FFFH 第二片 2000H~ 地址范围 3FFFH 第三片 4000H~ 地址范围 5FFFH 共需8片8K*1位存储第五片 8000H~ 芯片地址范围 9FFFH 红色为片选第四片 6000H~ 地址范围 7FFFH 第六片 0A000H~ 1 0 1 地址范围 0BFFFH 1 0 1 第七片 0C000H~ 1 1 0 地址范围 0DFFFH 1 1 0 第八片 0E000H~ 1 1 1 地址范围 0FFFFH 1 1 1 其连线图如下：

CSQ0Q1Q2Q3Q4Q5Q6Q774LS138ENA15A14A13CBAA0~A12ABRDWR8CSABRDDWR7CS...DABRDWR2CSABRDDWR1CSD8K*1位存储芯片数据总线D

（2）8K*1位存储芯片地址长度为13，32KB存储器需要4个8K*1位存储芯片故总共需要15根地址总线，地址译码为：

A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 第一片 0000H~ 地址范围 1FFFH 第二片共需4片8K*1位存储地址范围第三片芯片红色为片选地址范围 2000H~ 3FFFH 4000H~ 5FFFH 第四片 6000H~ 地址范围 7FFFH 其连线图如下：

CSQ0Q1Q2Q3Q4Q5Q6Q774LS138ENA15A14A13CBAA0~A12ABRDWR4CSABRDDWR3CSABRDDWR2CSABRDDWR1CSD8K*1位存储芯片数据总线D

（3）4K*1位存储芯片地址长度为12，16KB存储器需要4个4K*1位存储芯片故总共需要14根地址总线，地址译码为：

A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 第一片 0000H~ 地址范围 0FFFH 第二片共需4片4K*1位存储地址范围第三片芯片红色为片选地址范围 1000H~ 1FFFH 2000H~ 2FFFH 第四片 3000H~ 地址范围 3FFFH 其连线图如下：

方案一：

CSQ0Q1Q2Q3Q4Q5Q6Q774LS138A15A14A13A12ENCBAA0~A11ABRDWR4CSABRDDWR3CSABRDDWR2CSABRDDWR1CSD4K*1位存储芯片数据总线D方案二：

CSQ0Q1Q2Q3Q4Q5Q6Q7A12A12A0~A11CS4DCS3DCS2DCS1D74LS138ENA15A14A13CBAABRDWRABRDWRABRDWRABRDWR8K*1位存储芯片数据总线D

5.13试为某8位计算机系统设计一个具有8KB ROM和40KB RAM的存储器。要求ROM用EPROM芯片2732组成，从0000H地址开始；RAM用SRAM芯片6264组成，从4000H地址开始。

查阅资料可知，2732容量为4K×8(字选线12根)，6264容量为8K×8(字选线13根)，

因此本系统中所需芯片数目及各芯片地址范围应如下表所示：

0000H~ 0FFFH 1000H~ 1FFFH A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 第一片共需2片2732构成系地址范围统ROM 第二片红色为片选地址范围第一片 4000H~ 地址范围 5FFFH 第二片 6000H~ 地址范围 7FFFH 共需5片6264构成系第三片 8000H~ 统RAM 地址范围 9FFFH 红色为片选第四片 0A000H~ 地址范围 0BFFFH 第五片 0C000H~ 1 1 0 地址范围 0DFFFFH 1 1 0

硬件连线方式之一如下图所示：

CS 38 6 A15 A14 A13 A12 A0-A11 RD WR D0-D7 AB CS AB CS EN 译 C 2 码B 1 A 器 0 ?? 未用 ?? A0-A12 RD WR AB CS AB CS 2732 1 WR D0-7 2732 2 WR D0-7 6264 RD 1 WR D0-7 ?? 6264 RD 5 WR D0-7

说明：

①8位微机系统地址线一般为16位。采用全译码方式时，系统的A0～A12直接与6264的13根地址线相连，系统的A0～A11直接与2732的12根地址线相连。片选信号由74LS138译码器产生，系统的A15～A13作为译码器的输入。

②各芯片的数据总线（D0~D7）直接与系统的数据总线相连。 ③各芯片的控制信号线（RD、WR）直接与系统的控制信号线相连。

5.14试根据下图EPROM的接口特性，设计一个EPROM写入编程电路，并给出控制软件的流程。

+5VD0~D7O0~O7A0~A7A0~A13CEPGMVCCVPPGND

高位地址译码编程控制信号RD+12VOE

EPROM写入编程电路设计如下图所示：

D0~D7+5VO0~O7A0~A7A0~A13CEPGMVCCVPPGND+12V控制模块高位地址译码编程控制信号RDOE

控制软件流程：（1）上电复位；

（2） OE信号为电平”1”无效（写模式），PGM信号为电平”0”有效（编程控制模式），

软件进入编程状态，对EPROM存储器进行写入编程操作；

（3）高位地址译码信号CE为电平”1”无效，对存储器对应0000H~3FFFH地址的数据