.
第五次作业
4.14、改正图题4.14所示TTL电路的错误。 如下图所示：
解答：
(a)、Y?A?B?0?A?B，A,B与非输出接基极，Q的发射极接地。从逻辑上把Q管看作单管禁止门便可得到Y?A?B。逻辑没有错误！
若按照题干中所示接法，当TTL与非门输出高电平时，晶体管Q的发射结要承受高压，必然产生巨大的电流。为了不出现这种情况，可以在基极加一电阻或者在发射极加一二极管。但发射极加二极管后会抬高输出的低电平电压。所以只能在基极加一大电阻，实现分压作用。 另外一种方法是采用题4.15（a）图中的A输入单元结构。
& 1 1 & ≥1 .
.
(b)、要实现由A和B得到A＋B，我们可以使用线与。但题干中的线与功能不合理。若其中一个为高电平且另外一个为低电平时，高电平输出降会往低电平输出灌电流，从而容易引起逻辑电平混乱。为了消除这一效应，可以在各自的输出加一个二极管。 (c)、电阻不应该接地，应该接高电平
(d)、电阻不应该接VCC，而应该接低电平
4.15、试分析图题4.15（a），(b)所示电路的逻辑功能。
解答：
图（a）中，单元1实现了A的电平输入，B是A的对称单元。 功能单元2实现了A和B输入的或逻辑
功能单元4充当了Q8管的泄放网络，同时抬高了Q3,Q4管的输入逻辑电平，另外该单元还将或的结果传递给了Q8管
功能单元3中的Q8管实现了非逻辑，Q6和Q7复合管加强了输出级的驱动能力。 综上所述，4.15（a）电路实现功能为Y?A?B，即或非的功能
图(b)中，Q1,Q2管依然实现传递输入的功能，Q3,Q4管实现或非的功能 Q6管和Q5管以及R5,R7共同组成的泄放网络实现了电压的传递
Q9管实现了非功能，Q7,Q8管依然是用来驱动负载的。Q9管和Q7,Q8轮流导通 综上所述，4.15（b）实现的功能为Y?A?B?A?B
.
.
第六次作业：
5.1已知一ECL电路如图题5.1所示，其Vcc=0V，VEE＝－4.5V，VBEF＝0.8V，VBB＝－1.2V，逻辑摆幅VL＝0.8V且对称于参考电压，各管的IE,MAX=5mA，并假设输入和输出的逻辑电平Vi，Vo相互匹配，且忽略基极电流的影响。
（1）试计算电阻R3,R4的数值 （2）试确定电阻R1,R2,和RE值
解答
电路的逻辑功能如下：（1）、当A输入为高电平VOH时，Q1,Q2的发射极c点电位被钳制住，Q1管放大，Q2管截止。（2）、当A输入为低电平VOL时，VBB将c点电位钳制在－2.0V，此时Q1管截止，Q2管放大。 Q3和Q4是单管禁止门射极跟随器，只是起电平传递的作用，并不会改变a、b点电位的输出极性和相位。 因为逻辑电平摆幅为VL＝0.8V，且对称于参考电压，则VOH=－0.8V, VOL=－1.6V。 当Vi＝?0.8V时
e点被钳位在－1.6V，所以Q2管截止，此时a点输出属于低电平逻辑。VY??1.6V
这种情况下C点的电位为VC??1.6V(比Vi＝?1.6V情况的VRE??2.0V大)，此时通过RE上的电流达最大。RE上的电压降为VRE??1.6V?(?4.5V)?2.9V，而IE,MAX?5mA所以RE?VREIE,MAX?580?
此时Y输出为低电平逻辑，所以Va?Ve?0.8??1.6?0.8??0.8V。所以R1?当Vi＝?1.6V时
VaIE,MAX?0.8V?160?5mAQ1管截止， a点为逻辑高电平。Ve?Va?0.8V??0.8V,即Y输出为高电平。此时通过R3的电流最大。
.
.
故有R3?Q2管导通
3.7V?740? 5mAVRE2.50.8V??4.31mA，此时b,d点为低电平逻辑。R2??186?RE5804.31mAVC?VBB?0.8??2.0V，IRE?
为了保证电平逻辑正常，当d点电平为高逻辑电平的时Q4管的电流达到最大值IE,MAX。故有
VR4??0.8?(?4.5)?3.7V，R4?VR4IE,MAX?3.7V?740? 5mA综上所述：R1?160?，R2?186?，R3?R4?740?，RE?580?
＋－
5.2、已知图题5.2中ECL门电路的V＝3V，V＝-3V，VBEF＝0.7V，R1=R2=500Ω，RE＝2kΩ，假定平Vi和Vo的高低电平预地电平对称，并且当输入为低电平时的空载功耗为20mW。 （1）、计算电阻R4和R5，忽略基极电流的影响 （2）、确定逻辑摆幅，忽略基极电流的影响
解答
若A、B的输入都为低电平的情况下
Q1，Q3管截止，Q2管导通。RE两端的电压为2.3V，通过RE的电流为IRE?VRE2.3??1.15mA。通RE2k过电阻R2的电流IR2=IRE=1.15mA，R2上的电压降为VR2=R2×IR2=0.575V，Q4管发射极电压为3－0.575－
0.7=1.725V，此时Vo输出为低电平，便可列出方程：
VOL?.
1.725V?(?3V)?R5?3V.....................................①
R4?R5.
若A、B中有一个输入是高电平，则Q2管被截止，此时VO输出为高逻辑电平。同样可以列出方程
VOH?2.3V?3V?R5?3V……………………………. ②
R5?R4
由于Vo，Vi的高电平和低电平相对地对称，所以有
VOH??VOL...............................................................................③
又因为在双输入都为低电平的情况下，电路的空载功耗为20mW，可以得到如下方程
1.15mA?6V?1.725V?3V?6V?20mW………………④
R4?R5上述四个方程联立可得到：
R5?1.3k，R4?867?，逻辑摆幅VL?VOH?VOL?0.165?(?0.165)?0.33V
5.3、图题5.3是一个早期ECL电路 （1）、计算输出X处的VOH和VOL （2）、若要求VY=VX，试计算R1的值。
解答：
（1）当A输入为高电平VOH时，Q2管截止，X输出为高电平；VOH?VCC?0.8?0.5V
VQ4b?1.3?当A输入为低电平时，Q1管截止，Q2管放大，X输出为低电平。
所以输出低电平为VOL?VQ4b?0.8??0.5V
3.2?0.8?175?0.3V
420（2）若要使得VX=VY，则
.
VOH?0.8?3.2?0.8?3.2?R1??175，解得R1=145Ω
420420
集成电路设计基础作业题解答(5～7)
