第七章 硅锂漂移探测器
一般的结型硅半导体探测器的灵敏区厚度很难达到2mm以上，它对于探测?粒子等重带电粒子有着广泛的应用，但对于像?射线这样穿透性很强的辐射，因有限的灵敏区厚度和小的有效体积就不适应了。60年代中后期，采用锂漂移技术在P型Si和Ge单晶片上得到施主杂质锂对受主杂质B、Ga的补偿达到杂质浓度平衡的高电阻率补偿，该区具有与本征材料相类似的性质，通常用符号I（英文Intrinsic的首字）来表示简称I区，它是探测器的灵敏区，可获厚度几mm到十几mm的灵敏区，锂漂移探测器是PIN结构。 7.1 锂漂移探测器I区（灵敏区）的形成（补偿区的制备）
对于硅，目前纯度最高的材料多是P型，最好的纯化过程也会使受主杂质在材料中占优势（例如Si，其硼在硅中的分凝系数是0.9，因而不管采用什么方式纯化，硼是不可能全部去除，所以拉制出的单晶是P型。因此要达到所希望的补偿就必须在材料中添加施主原子。锂是唯一可以有足够高的浓度掺入Si或Ge中用来补偿受主的施主杂质。
一块P型半导体，例如掺硼的Si单晶，最初它的受主杂质的浓度是均匀分布的。在P型半导体晶片的一面蒸发一层金属锂，由于锂在Si和Ge中的迁移率高而电离能低（在Si中是0.033eV，在Ge中是0.093eV），所以在室温下锂是全部电离成为锂离子，电子进入导
+-2
带内起施主作用。而锂离子（Li）的半径只有6?10nm，比室温下Si、Ge的晶格间距（Si
-1-1
5.42?10nm、Ge 5.64?10nm）小得多，因此，在电场作用下，锂离子很容易穿过晶格作为
–
间隙些离子漂移进入到半导体晶片的内部，和内部原来的负离子B由于静电作用而形成稳
+–
定的中性离子对LiB，这相当于受主原子把多余的一个电子还给了施主原子，这使区域内的电子和空穴都减少从而大大提高电阻，这就是锂的补偿作用。
详细的硅锂漂移探测器的制备，漂移补偿过程高温漂移低温漂移补偿厚度与漂移电压、漂移时间的关系请看第5章的5.7.2.2—5，以及图5-20、5-21、5-22、5-23。
低温漂移：在漂移期间反向漂移电流主要是由于本征区内的产生载流子引起的，漂移的电荷载流子产生空间电荷，空间电荷量是离耗尽区域中心距离的函数，因而锂将补偿受主和空间电荷，所以对于在较高温度和较厚的耗尽区，这种补偿不可能十分完善。
为了提高补偿度，所以漂移还需要在较低的温度和较高的反向电压下进行漂移补偿一定时间，这时锂的迁移率仍很高，产生电流只占漂移电流的一部分，因此在漂移过程终结时漂
o
移的硅样品应从20C开始低温漂移，然后根据漂移电流的降低，再继续降温并相应的提高反向漂移电压，直到零度和1500伏的反向漂移电压下保持1周到3周的净扫漂移，这样可以得到漂移电流较小而随漂移电压基本不变的平坦的电流-电压特性，为避免探测器安装过程中所经历的室温过程的影响，所以当探测器安装好还要作一次低温净化漂移。 7.2 锂漂移探测器的分类
锂漂移探测器有Si(Li)漂移探测器和Ge(Li)漂移探测器，Ge(Li)漂移有平面结构和同轴双开端单开端，但因Ge(Li)漂移探测器已被HPGe探测所替代而淘汰，所以就不介绍了，凡是用Ge(Li)漂移探测器进行的各项工作均可用HPGe探测器，HPGe探测器在第十章中专门介绍。本章就只介绍Si(Li)探测器了。
Si(Li)漂移探测器的结构通常有五种结构，请看第5章5-8半导体探测器的结构和基本类型。
7.3 硅锂漂移探测器的特性参数 7.3.1 伏安特性
影响Si(Li)探测器伏安特性的因素与硅探测器基本一致，所不同的是由于Si(Li)探测器已达到几mm厚，所以在室温时体产生电流比硅探测器大，作为高分辨的X射线来应用，
192
它必须冷却到77K低温，这时的反向电流很小，可达到10~10A，硅锂漂移探测器的伏安
[4]
特性见图7-1。
-13-14
7.3.2 窗厚度
+
若是从锂扩散N面入射，则窗厚度较厚，几十到几百?m，若是从做成表面势垒的面入射，则窗厚度是金层的厚度约为20nm，大量实验结果表明，在77K温度下工作的Si(Li)X射线，探测器的窗厚度不是Au层厚度，而比金层 20nm要厚得多（十多倍）其窗厚度在0.2-0.4?m。古尔丁在1977年解释了对低能X射线在77K工作的Si(Li)探测器窗厚度变厚的原因，他认为X射线与物质相互作用后产生等离子体。在电极收集之前的漂移运动过程中一部分先扩散到探测器的表面被复合掉，这个扩散距离便成为窗厚度，所以这时的窗厚度可以表示为kT??， 经简化后，在77K温度下vs=107cms－1，?为2×104cm2/s·v，其窗厚q度约为0.2?m，而实际测出的窗厚比计算法还稍厚一点，这是因为窗厚度不仅与上述原因有关，而且还与探测器的制备工艺有关。
另外，锂漂移探测器除本身的窗厚度外，还有低温冷却棒真空室的窗厚度（Be窗），我们把这两个窗厚度总称为探测系统的入射窗厚度，为了尽可能的减小Be窗厚度，一般选用厚为几到十几?m的Be膜做窗口。 7.3.3 硅锂探测器本征区的电场
因为Si(Li)是平行平面结构，在耗尽区内有一均匀电场，这个电场强度等于补偿厚度W除所加的反向偏压U。
E?u
w7.3.4 硅锂探测器的电容
C??s?1.07s/w(pf)
4?w S为探测器面积cm，W 探测器锂补偿区厚度cm。 7.3.5 输出脉冲
锂漂移半导体探测器，输出脉冲的分析类似于脉冲电离室输出脉冲的分析，所不同的是半导体中电子和空穴的迁移率比较接近，而在气体中电子的迁移率比正离子的迁移率大得多，为导出描述PIN（锂漂移）探测器输出脉冲的解析表达式，常作如下的简化假设。
（1）全部载流子都是在探测器灵敏体积内的固定位置上产生； （2）忽略载流子的复合和俘获；
2
193
（3）探测器灵敏体积内的电场足以使电子和空穴的漂移速度达到饱和值。
+
在t=0入射粒子在距N区的x=x0处产生N0个电子-空穴对，电子和空穴在电场作用下向两极漂移而形成脉冲，则t时刻探测器输出的电压脉冲可用平板电离室的输出电压脉冲的解
+
析式来表示。（x=x0是离N区的的距离）
?e和te分别是电子的漂移速度和收集时间，显然 te?W?x0， ?h和th分别是空穴的?eE漂移速度和收集时间，th?x0，C是收集极对地电容，其中包括装置电容和分布电容。?hE可以明显看出，输出电压的脉冲形状与最初产生电子-空穴对的地点x0有关。另外?e>?h电子和空穴对脉冲的贡献是不一样的。
（Si ?e=1380 cm/s·v ?h=480 cm/s·v）
2
2
（Ge ?e=3900 cm/s·v ?h=1900 cm/s·v）
2
2
在下面几种特殊情况下的脉冲形状，可清楚地说明：
+
（1）当x0=0时，即电离发生在非常靠近收集极N侧（对电子的收集），电子很快被收集，脉冲前沿时间主要由空穴漂移的贡献，则脉冲前沿的时间t1?W； ?hE（2）当x0=W，即电离发生在非常靠近负电极（P型）处，脉冲前沿时间主要是电子漂移的贡献，电压脉冲前沿时间取决于电子收集时间t2?W。 ?eE（3）当电离发生在灵敏区的任一位置x=x0处，电子和空穴都对脉冲上升时间都有贡献，实际上入射粒子不是在x=x0处产生电子-空穴，而是沿路径都产生电子-空穴对，电压脉冲前沿最大时间由空穴漂移时间和电子漂移时间之和决定。
tmax?W?x0x? ?hE?eE实际测量的脉冲前沿时间t要比
x0W?x0?的大得多，这是因为电压脉冲幅度的前?hE?eE沿（上升）时间，实际上受到诸多因素的影响，如杂质的晶体缺陷造成的空间电荷效应将抵
194
第七章硅锂漂移探测器(192-207)课件资料
