第五章 同步时序逻辑电路的习题 数字逻辑

第五章 同步时序逻辑电路的习题 数字逻辑

第五章 同步时序逻辑电路的习题

一、基本知识点

1、时序逻辑电路的一般结构

输X1 Z1 输

入X2 出Z2 组合 信┇ ┇ 信 号 Xn Zm 号 逻辑 电路 ys ┅ y1 Y1 ┅ Yr

存储电路

特点:a、有存储电路(记忆元件);有组合电路(特殊时可没有) b、包含反馈电路,电路功能与“时序”相关

c、输出不仅与输入(X)有关,而且与存储状态(Y)有关 分类:(1)Mealy型 Z＝F(X,Q)

输出就是电路的输入与现态的函数(注意输出与输入有直接关系) 过去输入 现态

输出

现在输入

｝ (2)Moore型 Z＝F(Q)

输出仅仅就是电路现态的函数(注意输出与输入没有直接关系)

所有输入 现态 输出

同步时序逻辑电路:各触发器共用同一时钟信号,即电路中各触发器状态的转换时刻在统一时钟信号控制下同步发生。

异步时序逻辑电路:电路没有统一的时钟信号对状态变化进行同步控制,输入信号的变化将直接引起电路状态的变化。

//本课程将较少讨论异步时序逻辑电路 2、同步时序逻辑电路的描述

注意:任一个同步时序逻辑电路的结构与功能可用3组函数表达式完整地描述。 (1)激励函数表达式:存储电路输入Y与电路输入X与现态Q之间的关系 Y＝F(X,Q) //现态Q就就是上图存储电路原始的输出yk (2)次态函数表达式:电路的次态Qn+1与激励函数Y与现态Q之间关系

Qn+1＝F(Y,Q) //次态Qn+1就就是上图存储电路再次触发后的输出ykn+1 (3)输出函数表达式:电路的输出Z与输入X与当前现态Q的关系 Mealy型 Z＝F(X,Q) Moore型 Z＝F(Q)

第五章 同步时序逻辑电路的习题 数字逻辑

状态表的格式

Mealy型 Moore型 次态 / 输出

现 态 现 态

输入X

y y yn+1 / Z

状态图的画法 Mealy型

x / Z

y yn+1

Moore型

x yn+1 yn+1 / Z

Z

3、同步时序逻辑电路分析 (1)表格法的分析步骤

a、根据电路写出输出表达式与激励函数表达式 b、列出各自的激励矩阵,确定电路相应的次态 c、作出给定电路的状态表与状态图

d、拟定一个典型输入序列,画出时间图,描述此电路的功能 (2)代数法的分析步骤

a、根据电路写出输出表达式与激励函数表达式 b、把激励函数代入次态方程,导出次态方程组 c、根据此方程组,作出状态表与状态图

d、拟定一个典型输入序列,画出时间图,描述此电路的功能 注意:上述两种分析方法的b、c两步骤不同 4、同步时序逻辑电路设计 步骤:

(1)形成原始的状态图与状态表

次 态 输入X

输 出

yn+1 Z

第五章 同步时序逻辑电路的习题 数字逻辑

(2)对原始的状态进行化简,变成最简状态,降低电路复杂度与成本 (3)把状态与二进制代码相对应,即决定触发器的个数

(4)确定激励函数(对应触发器的种类)与输出函数(对应逻辑电路的种类),并画出逻辑电路图

5、常用的时序电路

(1)计数器 周期性的状态循环

按进制可分为:二进制计数器、BCD码计数器、任意进制计数器(楼两种存在无效状态) 按时钟输入方式:同步计数器、异步计数器 按趋势可分为:加“1”计数器、减“1”计数器 * 同步二进制计数器(3位数值,即3个触发器)

用3个JK触发器实现,电路图如下所示(输入端悬空为信号“1”) Q2 Q1 Q0 ? ? IK IJ IK IJ IK IJ

Cp ? ?

? ? ?

& ?

驱动方程 J0 ＝ K0 ＝1 (Q0触发器的输入控制) J1 ＝ K1 ＝Q0 (Q1触发器的输入控制) J2 ＝ K2 ＝Q0 Q1 (Q2触发器的输入控制)

输出方程 Z ＝(Q2 Q1 Q0) 三个触发器的输出端原相直接输出 输出波形如下所示 Cp Q0 Q1 Q2 000 001 010 011 100 101 110 111

说明:

Q0触发器按时钟Cp触发,每一个时钟Q0触发器翻转一次

Q1触发器接收Q0触发器的原相输出,当Q0原相输出为1后才翻转一次

Q2触发器接收Q0与Q1原相输出相与之后的结果,只有前两者输出均为1后才翻转一次

第五章 同步时序逻辑电路的习题 数字逻辑

* 异步二进制计数器

也用3个JK触发器实现,CR为清零端,电路图如下所示(3个JK触发器的输入端均悬空)

Q2 Q1 Q0

? ?

IK IJ IK IJ IK IJ Cp ? ? ? CR

? ?

悬空

驱动方程同上(略)

输出波形如下所示(对比同步计数器,瞧瞧异同)

Cp

Q0

Q1

Q2

111 110 101 100 011 010 001

注意:如反向输出则为加“1”计数

(1)寄存器 多个触发器的并行操作,可以暂存数据信息

* 数据寄存器(4位数值,即4个触发器)用D触发器来实现,电路图如下所示

Q3 Q2 Q1 Q0

ID ID ID ID

Cp ? ? ?

数据输入端(存储4位数据)

* 移位寄存器(输入可并行亦可串行,输出可并行亦可串行)各位之间存在传递关系 Q3 Q2 Q1 Q0 ? ? ?

ID ID ID ID

? ? ? Cp ? ? ?

数据输入端(存储4位数据)

第五章 同步时序逻辑电路的习题 数字逻辑

* 移位寄存器(各位之间存在传递关系,且首位与末位也存在传递关系) Q3 Q2 Q1 Q0 ? ? ? ?

ID ID ID ID

? ? ? Cp ? ? ? ?

数据输入端(存储4位数据)

注意:前面示意的均为左移位,如右移位,传递关系相反

二、相关习题

**填空题

1、时序逻辑电路按其状态改变就是否受统一定时信号控制,可分为( )与( )两种类型。 2、一个同步时序逻辑电路可用( )、( )与( )3组函数表达式描述。 3、Mealy型时序逻辑电路的输出就是( )的函数,Moore型时序逻辑电路的输出就是( )的函数。

4、设最简状态表包含的状态数目为n,相应电路中的触发器个数为m,则m与n应满足关系( )。

5、一个Mealy型“0011”序列检测器的最简状态表中包含( )个状态,电路中有( )个触发器。

6、某同步时序逻辑电路的状态表如下所示,若电路初始状态为A,输入序列x=010101,则电路产生的输出响应序列为( )。

现态 x=0 A B C B/0 C/1 A/0 次态 / 输出 x=1 C/1 B/0 A/1 7、某同步时序逻辑电路的状态图如下所示,若电路的初始状态为A,则在输入序列11010010作用下的状态与输出响应序列分别为( )与( )。

0 / 0 1/ 0 0 / 0

B A

0 / 1 1 / 0 1 / 0

C

8、某某同步时序逻辑电路图如下所示,设电路现态y2y1=00,经过3个时钟脉冲后,电路的状态为( )。