图片简介:
本公开提供一种等离子体硅刻蚀方法以及半导体器件。其中等离子体刻蚀方法包括以电感耦合的方式激励工艺气体产生等离子体，在脉冲波射频电源的作用下所述等离子体对所述硅基体进行刻蚀，其中，所述工艺气体包括CHF3。本公开的刻蚀方法通过使用含CHF3的工艺气体结合脉冲等离子体进行硅刻蚀，不仅可以有效的降低硅刻蚀工艺中的深度微负载效应，还能够实现深度微负载效应的消除甚至反转。
技术要求
1.一种等离子体硅刻蚀方法，包括：
以电感耦合的方式激励工艺气体产生等离子体；
在脉冲波射频电源的作用下所述等离子体对所述硅基体进行刻蚀，其中，所述工艺气体包括CHF3。
2.根据权利要求1所述的等离子体硅刻蚀方法，下射频脉冲电源为所述脉冲波射频电源，
通过所述脉冲波射频电源对所述等离子体施加脉冲式加速电场。
3.根据权利要求2所述的等离子体硅刻蚀方法，通过降低所述脉冲波射频电源产生脉冲的
脉宽占空比，使硅基体的深度微负载效应从正向值降低为零或实现反转。
4.根据权利要求3所述的等离子体硅刻蚀方法，所述脉冲波射频电源产生脉冲的脉宽占空
比大于等于10％且小于70％。
5.根据权利要求2所述的等离子体硅刻蚀方法，通过保持电感耦合方式的功率不变，同时
降低所述脉冲波射频电源功率，使硅基体的深度微负载效应从正向值降低为零或实现反转。
6.根据权利要求5所述的等离子体硅刻蚀方法，所述脉冲波射频电源功率介于30W至600W
之间。
7.根据权利要求1所述的等离子体硅刻蚀方法，通过增大工艺气体中的CHF3气体流量，使
硅基体的深度微负载效应从正向值降低为零或实现反转。
8.根据权利要求7所述的等离子体硅刻蚀方法，所述CHF3占所述工艺气体总流量的比值介
于30％至100％之间。
9.根据权利要求1所述的等离子体硅刻蚀方法，所述刻蚀在一反应腔室内进行，通过增加
反应腔室内的气体压力，使硅基体的深度微负载从正向值降低为零或实现反转。
10.根据权利要求9所述的等离子体硅刻蚀方法，所述反应腔室内的气体压力介于5mT至70mT之间。
11.根据权利要求1所述的等离子体硅刻蚀方法，所述刻蚀包含将所述硅基体刻蚀出14nm
以下宽度的沟道。
12.根据权利要求2所述的等离子体硅刻蚀方法，所述以电感耦合的方式激励所述工艺气体
产生等离子体包括：利用电感耦合等离子体设备的上射频电源激励所述工艺气体；通过保持所述脉冲波射频电源功率和产生脉冲的占空比不变，并且提高上射频电源所加载的功率，使硅基体的深度微负载从正向值降低为零或实现反转。
13.根据权利要求12所述的等离子体硅刻蚀方法，
所述上射频电源提供的功率介于300W至2500W之间。
14.一种半导体器件，包括沟道结构，所述沟道结构采用权利要求1-13任一所述的等离子
体硅刻蚀方法刻蚀形成。
技术说明书
等离子体硅刻蚀方法以及半导体器件技术领域
本公开涉及半导体技术领域，尤其涉及等离子体硅刻蚀方法，还涉及采用该刻蚀方法的半导体器件。背景技术
深度微负载效应是微负载效应中最为典型的一种，它的特点是大开口尺寸区域的刻蚀深度大于小开口尺寸区域的刻蚀深度。随着半导体制造工艺向14nm及以下节点推进，器件的关键尺寸迅速缩小，深度微负载效应已成为器件的电性能控制需要解决的最重要问题之一。目前针对这种深度微负载效应改善方案主要是通过工艺条件的调整或者机台硬件的改善。图1是现有技术一的刻蚀工艺示意图。其展示了一种硅刻蚀工艺的步骤。①为硬掩膜完全打开后的膜层结构，②为薄层氧化硅的刻蚀后的膜层结构，③为硅刻蚀进行到一半左右的膜层结构，④为硅刻蚀完毕后的膜层结构。其中，对于深度微负载效应的调节，一般是在步骤②和步骤③中通过降低气体总流量、减小工艺气体压力、增大下射频电源功率、降低可生成沉积聚合物的气体流量等手段来改变不同开口尺寸区域的刻蚀速率比。现有技术二是利用微波脉冲等离子体和工艺气体刻蚀氮化硅，通过主刻蚀步和过刻蚀步二者结合的方式来实现图形的有效转移。
在实现本公开的过程中，申请人发现现有技术存在如下缺陷：
现有技术一对深度微负载效应的调节能力非常有限，更加无法实现深度微负载效应的消除或反转，并且具有较多的负面影响，比如该技术方案容易带来刻蚀形貌上的改变，尤其是对特征尺寸、硅槽的侧壁角度，片内均匀性等，很难保证不同开口尺寸区域的所有关键参数同客户的需求执行标准达成很好的一致性。
现有技术二由于微波脉冲等离子体本身的原因，以及微波脉冲频率较低(10Hz)，脉冲占空比较高(75％～100％)，对于氮化硅以及其他材料的硅刻蚀工艺，实际是无法改善深度微负载效应的。
技术内容
有鉴于此，本公开的目的在于提供一种等离子体刻蚀方法和半导体器件，以至少部分解决以上所述的技术问题。
根据本公开的一方面，提供了一种等离子体硅刻蚀方法，包括以电感耦合的方式激励工艺气体产生等离子体，在脉冲波射频电源的作用下所述等离子体对所述硅基体进行刻蚀，其中，所述工艺气体包括CHF3。
本公开的一些实施例中，下射频脉冲电源为所述脉冲波射频电源，通过所述脉冲波射频电源对所述等离子体施加脉冲式加速电场。
本公开的一些实施例中，通过降低所述脉冲波射频电源产生脉冲的脉宽占空比，使硅基体的深度微负载效应从正向值降低为零或实现反转。
本公开的一些实施例中，所述脉冲波射频电源产生脉冲的脉宽占空比大于等于10％且小于70％。
本公开的一些实施例中，通过保持电感耦合方式的功率不变，同时降低所述脉冲波射频电源功率，使硅基体的深度微负载效应从正向值降低为零或实现反转。本公开的一些实施例中，所述脉冲波射频电源功率介于30W至600W之间。
本公开的一些实施例中，通过增大工艺气体中的CHF3气体流量，使硅基体的深度微负载效应从正向值降低为零或实现反转。
本公开的一些实施例中，所述CHF3占所述工艺气体总流量的比值介于30％至100％之间。本公开的一些实施例中，所述刻蚀在一反应腔室内进行，通过增加反应腔室内的气体压力，使硅基体的深度微负载从正向值降低为零或实现反转。
本公开的一些实施例中，所述反应腔室内的气体压力介于5mT至70mT之间。本公开的一些实施例中，所述刻蚀包含将所述硅基体刻蚀出14nm以下宽度的沟道。
本公开的一些实施例中，所述以电感耦合的方式激励所述工艺气体产生等离子体包括：利用电感耦合等离子体设备的上射频电源激励所述工艺气体；通过保持所述脉冲波射频电源功率和产生脉冲的占空比不变，并且提高上射频电源所加载的功率，使硅基体的深度微负载从正向值降低为零或实现反转。
本公开的一些实施例中，所述上射频电源提供的功率介于300W至2500W之间。根据本公开的另一方面，提供一种半导体器件，包括沟道结构，所述沟道结构采用以上任意所述的等离子体硅刻蚀方法刻蚀形成。。
本公开的等离子体硅刻蚀方法，使用含CHF3的工艺气体结合脉冲等离子体进行硅刻蚀，不仅可以有效的降低硅刻蚀工艺中的深度微负载效应，还能够实现深度微负载效应的消除，可以成为14nm及以下节点工艺中深度微负载效应的有效解决方案。
本公开还能实现深度微负载效应的反转，即小开口尺寸区域的刻蚀深度大于大开口尺寸区域的刻蚀深度，这就进一步增大了硅刻蚀工艺的调节窗口，有效地扩展了对器件的电性能控制力。
本公开不受限于特定的反应腔室结构，所有支持使用CHF3工艺气体且能电感耦合的脉冲等离子体的ICP刻蚀机台均可以推广应用。附图说明
图1是现有技术的刻蚀工艺示意图。
图2是本公开实施例的等离子体硅刻蚀方法流程图。
图3是本公开实施例结合CHF3作为至少部分工艺气体以及脉冲式等离子体的刻蚀结果示意图。
图4是应用本公开实施例刻蚀后深度微负载效应为零的示意图。图5是应用本公开实施例刻蚀后深度微负载效应反转的示意图。具体实施方式
等离子体硅刻蚀方法以及半导体器件与设计方案
