这个电路的开关速度很快，而且可以使栅极电压降到0V。和前面一样RGATE
可以开关的速度，但它也用来防止在两个驱动之间毛刺电流的产生。另一个需要考虑的事实是QOFF的电容COSS和功率MOSFET的电容CISS相并联。这将增加驱动所提供的栅极总电荷量。还要考虑，主MOSFET的栅极在智能IC驱动加电时是不固定的。
dv/dt 保护
这里有两种保护MOSFET防止dv/dt触发导通的情况。一是在加电过程中，
器件栅极和源极端的电阻通常可以提供这种保护。在加电时，下拉电阻的值是在dv/dt最糟糕的情况下的来的，公式如下：
在这个公式中，最大的挑战就是找到加电过程中出现大的最大的dv/dt，然后对此进行保护。
第二种情况是在正常工作时，当漏源端时截止而dv/dt强制加到这两端。这
种情况比最初预料的更普遍。所有的同步整流开关都工作在这种模式，这随后将
会讨论。大多数软启动开关转换器都能够在主开关刚截止后把dv/dt强制加到它们上，由电源震荡部分所驱动。由于这些dv/dt在加电时相当大，而且开启电压VTH由于结工作温度比较高而更低，因此必须由门驱动电路的输出阻抗提供相应保护。
第一个任务就是确定在最糟糕情况下dv/dt的最大值。下一步就是在估计一
个特定器件的合适性时计算它的正常dv/dt范围，这由MOSFET内部栅极阻抗和电容CGD决定。假定在理想情况即外部驱动阻抗为0时，器件自身dv/dt限制为：
式中VTH是在25℃时的开启电压，-0.007是VTH的温度系数，RG,I是栅极内部网格阻抗，CGD是栅源电容。假如MOSFET的自身dv/dt比共振电路的dv/dt低，或者另一个不同的管子或者一个负的栅极偏压，那么久必须考虑这些了。假如结果对器件是有利的，那么最大栅极阻抗可以重新计算，而且由下式可以解出这个方程式：
一旦给出最大下拉电阻值，那么栅极驱动设计就可以进行了。还应该考虑到
驱动的下拉电阻的阻抗也是和温度有关的。在较高的温度下，用IC电路驱动的MOSFET表现出比在通常25℃情况下更大输出阻抗。
关断加速电路同样也可以用于MOSFET的dv/dt抑制上，因为在关断时可以
和RGATE分流，在器件截止状态也可以。例如，图13中简单的pnp关断电路，就可以增大MOSFET最大dv/dt值。由于晶体管的放大倍数的作用等式增加的dv/dt值为：
在dv/dt的计算中，MOSFET内部栅极阻抗在任何资料表中都没有明确给出。如前所指出的，这个阻抗由栅极用于分配电流的材料、芯片大小、和芯片内部半导体的设计决定。
同步整流器驱动
MOSFET同步整流器是以地位参考开关的一个特例。这些器件是在传统应用
中完全一样的N沟道MOSFET，但是是应用于低电压输出电源中而不是用在整流二极管中。它们通常工作在限制十分严格的漏源电压范围内，因此，它们的电容CGS和CDS表现出很大的电容值。此外，它们的应用是独特的，因为他们工作在他们V-I波形的第四象限。电流由源极流向漏极。这使得栅极驱动信号仿佛是不相干的。假定这种情况，同步开关锁需的各个器件都有，电流将会流过这些器件，或者流过有阻抗的沟道，或者是流经MOSFET的寄生二极管。检验MOSFET同步整流开关的最简单模型就是一个简化了的buck功率级电路，其中整流二极管被晶体管QSR所代替，如图16所示。
在这个电路中第一个要确认的事是同步整流MOSFET的工作决定于电路中的另一个控制开关，即前置开关QFW。两个门驱动波形不是独立的，而且它们特定的时间标准必须一致。信号的重叠将会使致命的，因为这两个MOSFET将会使源
极电压短路，而在此回路中没有任何限流元件。理想情况是两个开关同时导通和截止，这可防止MOSFETQSR体二极管的导通。不幸的是，避免体二极管导通的机会太小了。若需要精确的、时间自适的开关速度快的，使用传统技术通常是做不到的。因此，在很多情况下，一个简单的周期（从20ns到80ns）体二极管要比同步整流器先导通，后截止。
栅极电荷
在体二极管导通期间，器件中建立满载电流，而且漏源电压和体二极管正向
导通压降相同。在这些条件下，来使器件导通、截止所需的栅极电荷和传统的在工作区四分之一周期的电荷不一样。当栅极导通时，漏源电压几乎为0，而且电容CGD和CDS已经放电完毕。而且，Miller效应也不会出现，在漏极和栅极端没有反馈。因此，所需的栅极电荷和使栅源电容、栅漏电容从0充电到VDRV所需的电荷相等。精确的，在0到VDRV的低电压下，电容CGD的平均值由下式决定：
下式用来计算同步MOSFET整流器的总的栅极电荷：
这个值明显的比器件资料表中给出的总电荷值要小。同样的管子、同样的整流电路，如果它工作在它的第一象限工作区，那么它可以更快的开和关。不幸的是，这个优点无法实现，这是由于器件的RDS(on)比较低，而在同步整流器中由于器件尺寸较大而导致的输入电容和输出电容比较大。在功率损耗中里一个重要的点是，我们需要考虑资料表中总的栅极电荷值。尽管栅极在导通期间从驱动上得到的实际电荷量要比资料表中给出的小，但资料表中的值包括了流如输出阻抗的那一部分。在导通前，漏源地电压变化时，由功率级提供的Miller电荷必须流经同步MOSFET驱动，这就导致了额外的功率损耗。这种现象从图17可看到，它也是下节要讨论的dv/dt注意事项的一部分。
同步MOSFET的截止过程和导通过程遵循相同的原则，因此前面的关于栅
极电荷的讨论同样适用。
dv/dt注意事项
图17展示了QSR导通和截止时最重要的电路和电流组成。实际上，更精确
的说是，QFW上的开关动作强制使QSR导通和截止，而与它本身栅极信号驱动无关。
QSR的导通开始于QFW的截止。当QFW的栅极驱动信号从高变到低时，开关点的电压从输入的电压水平变到GND。电流停留在前级开关，直到电容CRSS放完电，QSR的体二极管为正向偏压。在那一瞬间，同步MOSFET接收电流，QFW完全截止。在一个小的延迟后（由控制器的电容控制），QSR的栅极信号开始起作用，然后MOSFET导通。在那时，电流从体二极管上转移到沟道上。
在QSR的导通要结束时，MOSFET必须截止。这个过程从同步开关的栅极撤
掉驱动信号开始。这个事件的本身不会引起器件的截止。与之相反，它会强制使电流流入体二极管而不是沟道。电路的运行并不在乎这个变化。当前级开关电压
高速MOS驱动电路设计和应用指南
