CAN总线控制器IP设计

CAN总线控制器IP设计

汪晓翔，马 琪

【摘 要】摘 要 CAN总线是面向工业测控系统通信应用的有效解决方案，文中提出一种高可靠性、高实时性和低成本的CAN总线控制器IP核设计方案。该IP核采用Verilog硬件描述语言，实现了CAN2.0数据链路层协议，具备查错纠错能力，总线参数灵活可配满足不同应用需求。此外，将CAN总线控制器集成到片上系统，搭建完整FPGA验证平台，设计的CAN总线控制器作为CAN总线上的一个节点，验证该IP核的功能。实验结果表明，该CAN总线满足应用需求，控制器传输速率达到1 Mbit·s-1，传输报文丢失率低。 【期刊名称】电子科技 【年(卷),期】2018(031)010 【总页数】4

【关键词】关键词 CAN总线控制器；IP核；片上系统；FPGA验证 基金项目:国家自然科学基金青年基金(61404041)

随着应用需求的提高，一些设备在进行实时数据通信时需要保证数据传输的稳定可靠性。CAN(Controller Area Network)总线被广泛应用于工业控制、汽车电子等设备之间的通信。随着嵌入式设备的广泛应用，越来越多的设备之间需要使用CAN总线进行通信。为了减少片上系统(System on Chip，SOC)芯片的面积和功耗，需要在SOC芯片上集成CAN总线控制器。

CAN总线可以在节点之间实现自由通信，每个节点可以在任意时间向总线上发送数据。节点采用标识符代替传统的地址编码，每个节点的标识符由11位或29位组成。发送节点向总线发送的数据帧包含标识符，接收节点可以根据标识